什么限制了CPU速度？

102

我最近与一位朋友谈论了LaTeX编译。LaTeX只能使用一个内核进行编译。因此，对于LaTeX编译速度而言，CPU的时钟速度最为重要（请参阅有关选择硬件的技巧以实现最佳LaTeX编译性能）

出于好奇，我一直在寻找时钟频率最高的CPU。我认为是时钟频率最高的Intel Xeon X5698（具有4.4 GHz）（源）。

但是这个问题不关乎被出售的CPU。我想知道如果您不在乎价格，它能得到多快。

因此，一个问题是：CPU速度是否存在物理限制？有多高？

另一个问题是：迄今为止达到的最高CPU速度是多少？

我一直认为CPU速度是有限的，因为散热（散热）变得非常困难。但是我的朋友怀疑这是原因（当您不必使用传统的/廉价的冷却系统时，例如在科学实验中）。

在[2]中，我读到传输延迟会导致CPU速度的另一个限制。但是，他们没有提到它能达到多快。

我发现了什么

[1] 科学家发现处理器速度的根本最大极限：似乎仅与量子计算机有关，但是这个问题与“传统” CPU有关。
[2] 为什么对CPU速度有限制？

关于我

我是计算机科学专业的学生。我对CPU有所了解，但了解得不多。甚至对于这个问题可能很重要的物理学也更少。因此，请尽可能记住这一点。

cpu physics

— 马丁·托马
source

10

您的问题是一个很好的问题，需要一些很好且受过良好教育的答案。我的两分钱：“仅运行一个核心”->“时钟最重要”的含义是不正确的。

— 弗拉基米尔·克拉韦罗（Fladimir Cravero）2014年

12

超频CPU的当前记录是运行频率为8.4 GHz的AMD Bulldozer 。用液氮冷却。

— tcrosley14年

2

尽管问题的标题是“什么限制CPU速度？” 应当指出的是：“ LaTeX只能使用一个内核进行编译。因此，对于LaTeX的编译速度，CPU的时钟速度是最重要的”不一定是正确的。CPU缓存也会有所作为。由于现代CPU的工作原理，再加上不同的CPU具有相同的频率但具有不同的缓存大小以及软件的编写和使用方式这一事实，CPU缓存对执行速度的影响可能大于CPU频率。

— Shivan Dragon

2

单线程性能与时钟速度不成正比。关系更加复杂。最近的Intel x86微体系结构与微体系结构改进之间的相似性可以部分弥补这一点，从而弥补了频率增加带来的一些成本。

— 保罗·克莱顿

9

我建议将2004 2GHz处理器与2014 2GHz处理器进行比较；您会发现，即使在单线程任务上，即使它们都实现相同的指令集，它们也不是同一个领域-它们所馈送的CISC指令是一回事，但是这些微操作却被破坏了变成另一种。

— 2014年

76

实际上，限制CPU速度的是热量的产生和门的延迟，但是通常，热量在后者启动之前就成为一个更大的问题。

最近的处理器是使用CMOS技术制造的。每次有一个时钟周期，都会消耗功率。因此，更高的处理器速度意味着更多的散热。

http://en.wikipedia.org/wiki/CMOS

以下是一些数字：

Core i7-860   (45 nm)        2.8 GHz     95 W
Core i7-965   (45 nm)        3.2 GHz    130 W
Core i7-3970X (32 nm)        3.5 GHz    150 W

在此处输入图片说明

您真的可以看到CPU转换功率如何增加（呈指数增长！）。

另外，随着晶体管尺寸的缩小，会产生一些量子效应。在纳米级，晶体管栅极实际上变为“泄漏”。

http://computer.howstuffworks.com/small-cpu2.htm

我不会在这里介绍这项技术的工作原理，但是我敢肯定，您可以使用Google查找这些主题。

好吧，现在，因为传输延迟。

CPU内部的每条“电线”都充当一个小电容器。同样，晶体管的基极或MOSFET的栅极也充当小电容器。为了更改连接上的电压，必须对电线充电或除去电荷。随着晶体管的缩小，做到这一点变得更加困难。这就是为什么SRAM需要放大晶体管的原因，因为实际的存储阵列晶体管是如此之小而脆弱。

在密度非常重要的典型IC设计中，位单元具有非常小的晶体管。此外，它们通常内置于具有非常大的位线电容的大型阵列中。这导致位单元非常缓慢地（相对地）放电位线。

来自：如何实现SRAM读出放大器？

基本上，关键是小型晶体管必须很难驱动互连。

此外，还有门延迟。现代CPU具有十多个流水线级，也许多达二十个。

流水线中的性能问题

也有感应效应。在微波频率下，它们变得非常重要。您可以查找串扰和类似内容。

现在，即使您设法使3265810 THz处理器正常工作，另一个实际的限制是系统的其余部分支持它的速度。您要么必须具有运行速度一样快的RAM，存储，粘合逻辑和其他互连，要么需要庞大的缓存。

希望这可以帮助。

— Fuzzyhair2
source

1

您可能要包括一个链接到这个讨论有关如何时钟速度和功耗很好的参考文献涉及：physics.stackexchange.com/questions/34766/...

— Emiswelt

2

在讨论传输延迟时，还需要考虑电的速度en.wikipedia.org/wiki/Speed_of_electricity

— ryantm 2014年

它实际上是按指数增长还是按平方增长？实际上，此视频表明Power = Frequency ^ 1.74。

— 保罗·曼塔

2

好的一点是，CPU设计的主要困难之一是互连。可能可以使用物理上较大的芯片，但是请记住，这些芯片的工作频率范围为千兆赫兹。您要使电线短。

— Fuzzyhair2 2014年

2

由于该问题是理论上的，因此可以补充，其他半导体（例如砷化镓）允许更高的频率。

— Iacopo 2014年

32

模糊毛发很好地覆盖了热量问题。要总结传输延迟，请考虑以下因素：现在，电信号穿过主板所需的时间已超过现代CPU的一个时钟周期。因此，制造更快的CPU并不会取得太大成就。

超高速处理器实际上仅在大量的数字处理过程中才有好处，只有在精心优化代码以使其在片上工作的情况下，它才有意义。如果它经常不得不去别处获取数据，那么所有多余的速度都将被浪费掉。在当今的系统中，大多数任务可以并行运行，大问题分散在多个内核上。

听起来您的乳胶编译过程将通过以下方式得到改善：

更快的IO。尝试一个RAMdisk。
在不同的核心上运行不同的文档
不希望在2秒内完成200页的图像密集型工作

— 保罗
source

2

太糟糕了，我只能投票一次。指出时钟速率可能不是OP问题的瓶颈，您的答案值得更多。

— 所罗门慢

17

存在三个物理限制：热量，门延迟和电传输速度。

迄今为止，最高时钟速度的世界纪录是（根据此链接）8722.78 MHz

电传输的速度（大约与光速相同）是绝对的物理极限，因为没有数据可以比其介质更快地传输。同时，此限制非常高，因此通常不是限制因素。

CPU由大量门组成，其中许多门是串行连接的（一个接一个）。从高状态（例如1）到低状态（例如0）的切换，反之亦然。这是门延迟。因此，如果您有100个串行连接的门，而一个门需要1 ns的开关时间，则整个过程至少要等待100 ns，才能为您提供有效的输出。

这些开关占用CPU最多的电量。这意味着，如果提高时钟速度，则会得到更多的开关，从而使用更多的功率，从而增加热量输出。

过电压（=>提供更多的功率）稍微降低了栅极延迟，但又增加了热量输出。

3 GHz左右的某个地方，用于时钟速度的功率极大地增加了。这就是为什么1.5 GHz CPU可以在智能手机上运行而大多数3-4 GHz CPU甚至不能在笔记本电脑上运行的原因。

但是Clock Clock并不是唯一可以提高CPU速度的东西，管线上的优化或微代码架构也可以大大提高CPU的速度。这就是为什么3 GHz Intel i5（Dualcore）是3 GHz Intel Pentium D（Dualcore）快几倍的原因。

— 达卡龙
source

1

只是超频会线性增加CPU功耗。因此，双倍的时钟速度意味着双倍的功耗。但是在更高的时钟速度下，门变得太慢而无法以该时钟速度工作，并且您开始遇到计算错误->随机崩溃。因此，您需要增加电压以加速栅极。功率使用与电压成正比。因此，双倍电压意味着使用功率的四倍。将其加倍可以使时钟频率提高一倍，从而使功耗提高八倍。同样，必要的电压也随时钟速度呈指数增长。en.wikipedia.org/wiki/CPU_power_dissipation

— Dakkaron

1

这里的另一个问题是，过电压可能会使您的CPU泛滥，而对此您无能为力。如果将CPU的额定电压指定为3.3V，则可能会上升到3.7甚至4V，但是如果您将其定为高电平，则只会损坏芯片。另一个值得阅读的链接：en.wikipedia.org/wiki/CPU_core_voltage

— 达卡龙2014年

3

传输速度是一个问题：在3Ghz下，您只能获得10cm /周期。由于目前一个典型的处理器芯片的面积为300平方米，因此我相信在10 GHz后，人们将不得不重新考虑处理器设计，因为可能无法在一个周期内达到芯片的所有部件。

— MartinSchröder2014年

1

@MartinSchröder：这不是什么大问题，因为（a）CPU由于达到10 GHz之前的热量和门延迟而死，并且（b）每一代处理器都变小。例如，具有超线程的6核i7的大小与单核Pentium 4差不多。但是i7具有6个全核和6个“半核”用于超线程。也有缓存。这些核心也分为流水线阶段。在一个周期内只需要达到一个内核和一个流水线阶段（也许是L1缓存）中的CPU部分。

— 达卡龙2014年

1

@ com.prehensible您所链接的帖子实际上是在专门讨论以下事实：该500GHz晶体管“仅”是用于模拟RF压缩的模拟晶体管。它绝不是计算机处理器。

— 达卡龙

5

r = 5.291 \times 10^{- 11}

$r = 5.291\times 10^{-11}$

c = 3 \times 10^{8},

$c = 3 \times 10^8,$

F = \frac{1}{t} = \frac{c}{2} π r = 9.03 \times 10^{17} Hz

$F = \frac{1}{t} = \frac{c}{2} \pi r = 9.03\times 10^{17}\text{Hz}$

8 \times 10^{9} Hz

$8\times 10^9\text{Hz}$

— 吉尔
source

我对您的LaTeX进行了一些编辑。您能否检查对频率的编辑是否正确？

— 马丁·托马

您是如何提出当前技术限制状态的？

— 马丁·托马

您将电流限制写为“ 8x 10 ^ 9 Hz”。什么是x？您最终想要写一个乘法点吗？

— 马丁·托马

1

您还将在黑洞的Schwarzschild半径上构建可能最快的计算机，以达到最佳效果。玻尔半径是实现高速加工的重要途径。:)

— Goswin von Brederlow

3

因此，一个问题是：CPU速度是否存在物理限制？

这在很大程度上取决于CPU本身。制造公差导致以下事实：即使是同一晶片，每个芯片的物理极限也有所不同。

传输延迟导致CPU速度的另一个限制。但是，他们没有提到它能达到多快。

那是因为transmission delay或者speed path length是芯片设计者的选择。简而言之，就是逻辑在一个时钟周期内完成多少工作。逻辑越复杂，最大时钟速率越慢，但功耗也越低。

这就是为什么要使用基准比较CPU的原因。每个周期的工作数量有很大的不同，因此比较原始MHz可能会给您带来错误的想法。

— 涡轮喷气
source

2

实际上，确切地说，热功率与电压的平方成正比：http : //en.wikipedia.org/wiki/Thermal_design_power#Overview每种材料都有其特定的热容量，这限制了冷却效率。
不考虑冷却和传输延迟方面的技术问题，您会发现光速限制了信号在每秒cpu内的传播距离。因此，CPU必须运行得越快越好。最终，它的工作频率超过一定频率，CPU可能对电子波函数（按照Schroedinger方程建模为波函数的电子）变得透明。
在2007年，一些物理学家对运行速度进行了基本限制：http://journals.aps.org/prl/abstract/10.1103/PhysRevLett.99.110502

— 拉斯·哈迪迪
source

0

除了所有其他答案之外，还有其他一些注意事项可能不会直接影响CPU速度，但会使围绕该CPU的任何事情变得相当困难。

简而言之，在DC以上，射频成为一个问题。您走得越快，就越倾向于充当巨型收音机。这意味着PCB走线会受到串扰，与相邻走线/接地层的固有电容/电感，噪声等的影响等。

您走得越快，所有这些后果就越糟-例如，元件支脚会引入不可接受的电感。

如果您查看用于布置具有DDR RAM的Raspberry Pi级别的“基本” PCB的指南，则数据总线等的所有走线都必须具有相同的长度，正确的端接等，这就是在1GHz以下运行。

— 约翰·U
source