为什么NAND仅在块级而不在页级擦除？

以下是我对NAND闪存的组织方式的理解，通过这种设计，应该可以只擦除单个页面并对其进行编程，而不是擦除整个块。我的问题是，为什么不以更细致的页面级别擦除NAND实现？直观地，所有要做的就是呈现代表要擦除页面的字线，并施加高电压以将电子从浮栅上去除，同时保持其他字线不变。对此原因的任何解释均应得到赞赏。

NAND闪存块组织

flash

— 乔尔·费尔南德斯（Joel Fernandes）
source

Answers:

如果您不同时擦掉它们，那么您将需要更高的电压，因为您试图将浮栅电压提高到高于源电压的某个电压。如果电源未通过其他晶体管接地，则许多电源电压将已经比接地高一些。此外，如果您尝试使用更高的电压，则某些电压可能会在某些晶体管上最终以其源极接地的方式终止，这可能足以损坏晶体管。

— 奥尔塔
source

非常感谢，这是一个很好的答案。因此，我猜测是NOR，那么应该有可能只擦除特定字线上的所有FGT，而不是擦除一个块中的所有FGT？

— 乔尔·费尔南德斯

*由于所有消息来源都已搁浅

— 乔尔·费尔南德斯

@JoelFernandes尽管从技术上讲，您可以设计一个NOR闪存来实现单个单元擦除的能力，但实际上并没有做到这一点。因为要擦除一个单元，它需要一个高的负电压（而不是0或1），所以它们将许多单元链接到块中以执行此擦除操作。这样，您的编程和读取电路不必能够处理较大的负电压。由于速度在内存中非常重要，因此这是明智的工程决策。

— 奥尔塔2014年

-ve电压用于擦除单元？我认为对于NAND和NOR而言，在栅极/源极之间使用高正电压来量子隧穿存储的电荷（因此将其设置为1）。好像我缺少什么。同样，对于NAND / NOR电路组织的文献的任何良好参考也将受到赞赏。

— 乔尔·费尔南德斯

@JoelFernandes en.wikipedia.org/wiki/Flash_memory#NOR_flash 这是一个高的负电压是推动/隧道中的电子出FG回源的。该页面也有很多参考/链接。要进行编程，请施加一个正电压，并使电子从源极/漏极粘在浮栅中。电子将导致在通道上方产生负电压，从而迫使通道停止导通，即为0。要重置为1，您需要将电压反向至非常高的水平，从而导致电子从FG隧穿回源。

— 奥尔塔2014年

我对块擦除的想法感到非常困惑……我找到了一本详细解释闪存的书。您可能对作者的移居感兴趣：

...以较小的块擦除Flash使得代码和数据存储的管理更容易，更安全。最奇怪的是为什么块大小没有一直减小到理想的单字节/字擦除。原因是块越小，晶体管和管芯面积的损失越大，这增加了成本。尽管较小的块更易于使用且擦除速度更快，但它们在管芯尺寸方面的成本更高，因此每种阻塞方案都必须在其块尺寸与设备成本以及目标应用的需求之间取得平衡。”

摘自非易失性存储器技术，重点是闪存：理解和使用闪存设备的综合指南（微电子系统上的IEEE新闻系列）Joe Brewer，Manzur Gill

— 用户名
source

为什么NA​​ND仅在块级而不在页级擦除？

为什么NAND仅在块级而不在页级擦除？