高端MOSFET驱动器的自举电路

我非常熟悉用于驱动N沟道高端MOSFET的MOSFET驱动器IC上的自举驱动器的操作。此站点和其他站点详尽介绍了基本操作。

我不了解高端驱动器电路本身。由于良好的驱动器会推拉大量电流，因此在IC中存在另一对晶体管以将VH引脚驱动为高电平或低电平是有意义的。我看过的几个数据表似乎表明它们使用P通道/ N通道对（或PNP / NPN）。除去IC芯片的结构，我可以想象电路看起来像这样：

^{模拟该电路 –使用CircuitLab创建的原理图}

似乎我们刚刚引入了递归问题。假设标记为“浮动”的节点可以是任意高电压，那么如何驱动M3和M4而不需要另一个驱动器来驱动该驱动器（依此类推）。这也假设高端驱动器最终由某种逻辑电平信号控制。

换句话说，给定任意高的浮动电压，如何通过来自芯片外的逻辑电平信号来激活M3和M4的推挽驱动？

澄清点：我要问的特定问题仅与使用逻辑电平信号激活高端推挽自举驱动器有关。当高端电压相对较低时，我认为这是微不足道的。但是，一旦电压超过晶体管上的典型Vds和Vgs额定值，这将变得更加困难。我希望会涉及某种隔离电路。确切地说，电路是我的问题。

我认识到，如果M4是P沟道FET（或PNP），则无需其他自举电路。但是我在构想一个电路时会遇到麻烦，因为当外部晶体管来回切换时，该电路会为M4和M3生成正确的Vgs。

这是来自两个不同数据表的屏幕截图，显示了与我上面绘制的电路类似的电路。两者都不涉及“黑匣子”驱动器电路的任何细节。

从MIC4102YM：

还有FAN7380：

^{模拟该电路 –使用CircuitLab创建的原理图}

$V_{cc}$$V_\text{High Voltage}$$V_{BS}$

$V_\text{Boot Strap}$

在以下示意图中，VCC是电路其余部分的电压源。当MOSFET关断时，自举电路的接地端连接到电路接地端，因此C1和C2充电到Vcc的电平。当输入信号到达以使MOSFET导通时，栅极驱动电路的接地将上升至MOSFET的漏极电压。D1二极管将阻止该高压，因此C1和C2将在导通时间内为驱动电路供电。MOSFET再次关断后，C1和C2将从VCC补充其丢失的电荷。

设计标准：

• RB必须选择得尽可能低，以免损坏D1。
• 必须选择足够的C2容量以在最长的导通时间内为驱动电路供电。
• $V_\text{High Voltage} - V_\text{CC}$

输入信号必须与自举电路隔离。一些可能的隔离器是：

光耦合器

$\mu$$\mu$

脉冲变压器

脉冲变压器是一种空间类型的变压器，用于传输矩形脉冲。它们具有较少的匝数以避免寄生电容和电感，并且具有较大的磁芯以补偿由于匝数减少而引起的电感损耗。它们比光耦合器快得多。延迟时间通常小于100ns。上面的图像仅供参考。实际上，它们提供的电流不足以快速驱动MOSFET。因此他们实际上需要额外的电路。

隔离式栅极驱动器

隔离式栅极驱动是一种相对较新的技术。栅极驱动的所有复杂性都封装在一个芯片中。它们的速度与脉冲变压器一样快，但是它们可以提供几安培的峰值栅极电流。一些产品还包含片上隔离式DC-DC转换器，因此它们甚至不需要引导。但是，所有这些超级功能都需要付费。

嗯，该集成电路具有内部“电平转换”电路。

而电平转换电路可能是这样的，这与FAN7380类似：

$V_{SRC}$$V_{BST}$

下面是IR2110的框图（来自国际整流器AN978-b）：