为什么很难找到分立的四端MOSFET？

我知道MOSFET是四端器件，但是您可以购买的几乎每个分立MOSFET的体/基体/衬底内部都连接到源极。为什么是这样？这使得在某些类型的电路中使用变得不便，例如，当为基础的IC设计（用于指导目的）做电路板设计时，其中所有主体端子都连接到VCC或接地。分立的4端MOSFET没那么有用吗？还是有一些简单的方法可以用几个3端子MOSFET对其进行仿真？

尽管单片芯片中的FET是对称的，但许多分立的FET具有非常不同的结构，试图使可用的表面积以及源/漏连接性最大化。晶体管或芯片上的体衬底连接具有出色的电流处理能力，如果设计一种NMOS LSI芯片，其中每个晶体管都需要将其源极或漏极连接到一个公共点，则可能通过优化晶体管来优化性能。衬底用作所有晶体管的源极或漏极。但是，大多数芯片都使用批量连接作为通用基极，浪费了其电流处理能力，但允许每个晶体管的源极和漏极连接独立。

实际上，典型的“分立” MOSFET不是一个晶体管，而是并联的数十个或数百个晶体管。因为假定所有晶体管的漏极都连接在一起，所以使用衬底作为漏极不会像LSI芯片那样引起相同的设计问题。由于基板可以很好地牢固地连接到外部端子，因此这种设计既可以提高漏极电导率，又可以避免使用顶部金属进行漏极连接，从而可以使用更多金属连接源极。不幸的是，如果晶体管的排列方式使其所有源极形成一个“网状”（有利于连通性），那么它们的基极将成为孤立的孤岛。尽管可以通过金属轨道将所有底座连接在一起，这样做将需要将与源连接的金属细分为许多条（降低性能），或者添加额外的金属层和额外的绝缘层（大大增加成本）。由于每个基础部分的金属层都位于其正上方，因此将源以及与之连接的源头简单得多。

之所以如此，是因为如果您按正常方式操作MOSFET（体二极管反向偏置），则将Bulk连接到源极或连接到更负的电压（N沟道）相对更正的电压（ P通道）。

如果您想使用单个N沟道和P沟道MOSFET构建自己的逻辑门，传输门等，则CMOS-IC 4007可能正是您所需要的，尽管并不是所有的6个MOSFET都可以完全随机连接（一对P- / N通道配置为反相器，一对部分连接到V +和GND；只有一对完全空闲）。

这是例子。

“分立的4端MOSFET是否没有那么有用？”

一些潜在的用途包括逻辑电平转换和IC保护。第四个引脚将本征二极管的效果从使输出短路到输入（使电路不对称）短路（反之亦然），变为为正电压信号偏置的二极管。如果您查看Phillips GTL2000的数据表，就会发现IC内的第四个端子在物理结构上与地面象征性地相连。如果要使用分立设备复制该副本，则需要将第四个终端分开。这样，您就可以执行相同类型的转换和保护，而无需严格限制绝对最大电压，也无需更改该设备的其他参数，例如最大电流，RDS开启等。GTL2000具有23个FET（其中22个用于数据，一个用于巧妙的偏置技巧）与源极和漏极相连，每个都引到单独的引脚上，主体连接全部都在同一引脚（地）上引出，所有栅极连接都绑在一起并引到一个引脚上，将被绑定到产生所需钳位电压的电压。类似地使用的其他IC的规格也受到类似的限制，除了maxim允许较高的电压，但有两个串联的FET（对于正电压和负电压具有较高的RDSon），并且需要负偏置电压，或者较低的钳位限制将排除逻辑电平0.结果，如果要使用双向逻辑电平钳位和输入保护器来保护设备免受意外连接到13.8V的电压，则需要自己滚动。有人已经提到过mosfet模拟开关的应用，可以扩展到涵盖各种离散应用程序。在某些情况下，单独的源极引脚和主体接线片可能会导致高端晶体管和浮置晶体管散热到PCB接地层，而无需绝缘体，并且表面贴装器件可以焊接到接地层。但是由于较高的内部电阻，这可能无法提供所需的好处。

鉴于大多数工程师可能从来没有手持过4终端设备，因此许多聪明的应用可能不受电源的限制。

制造商可能不希望为性能降低（后门效应）的操作模式使用更昂贵的封装（4针与3针），很少有人会使用。

我什至怀疑，当迄今为止任何分立晶体管的性能都从片上晶体管中移除时，担心这种细节的有效性是否会影响任何性能比较。只需将其称为另一件事即可添加到差异列表中，并将其用作学习体验。

如果将Bulk连接到源极或连接到电压，则没有区别...“绝对不正确。存在Back Backgate效应，其中Bulk从背面调制通道。这就是为什么NMOS发射极跟随器中使用的P衬底总是使您获得0.8而不是1.0的增益–占位符14年11月4日在15:33

@placeholder：好的，可以说在大多数应用程序中没有区别……（正如我所说的“通常”）。–凝结14年11月4日在15:42

@placeholder：我想你是说源关注者（而不是发射者关注者）– Curd 2014年11月4日15:45

是的，来源不是发射器……在所有情况下，它都可以表现出来并且引人注目。出现人体效应时是正常的。仅FD-SOI晶体管不具有此效果（但存在其他问题）–占位符14年11月4日在15:49

...但并非在所有情况下都至关重要；就像在我链接的示例中一样，出于这个目的，我可以假设OP将使用它。–凝结14年11月4日15:57

你们想念它。当然，由于身体效应，会有性能差异。但是从功能上讲，对于NMOS，基板应该是电路中最负的电压，对于PMOS，基板应该是电路中最正的电压。否则，源极至衬底电压或漏极至衬底电压之间的PN结会变成正向偏置PN结，您将再也无法使用FET。

而且，如果您将主体与源极相连，并且想要使用NFET来作为采样开关，那么，如果漏极电压低于源极电压怎么办？糟糕？当主体连接到源极时，您不能让漏极电压降至源极电压以下。或再见FET和问候二极管。