高压PCB设计

我想设计一个具有以下电压电平的4层PCB。GND，5V，3.3V和80V。电路中有一些MOSFET由3.3V和MOSFET开关80V驱动（所需电流非常低的uA电平）。总体而言，pcb上有80V和3.3V信号彼此靠近（在某些地方小于20 mils）。

为了保护起见，我在底层保持80V。其他电压电平和信号位于顶层和第二层。我将第三层完全磨碎。

我试图用下面的简单图片来表示设计。

现在，我担心PCB上某处的直流击穿电压。对于这样的电路，其中使用一种不同的高电压和低电压，我经验不足。我不确定自己的结构，是否足够安全？是否有任何文章或资料来源可以找到有关此问题的有用信息。您对这种PCB设计有什么建议吗？如果缺少所需的信息，请询问。

高电压间隙是一个复杂的主题。要考虑的因素和标准太多。

在您的情况下，我将遵循IPC-2221A“印刷电路板通用标准”。根据表6-1。对于两个导体之间的80V差的“电气导体间距”，我们具有：

内层-> 0.1mm（3.9密耳）

外层无涂层-> 0.6mm（24密耳）

涂层外层-> 0.13mm（5密耳）

IPC-2221A是专有标准，在这里我无法复制整个表格。

这些数字不是强制性的，只是说明了最小许可。我会使用更大的数字。

请注意，如前所述，大功率过孔。它们应将间隙保持在“低压”侧。

在我看来，堆叠似乎非常明智，但请记住大功率THT组件中的引脚。他们应该保持许可。

80V和其他低压信号或GND之间的20密耳间距不足。我最近刚刚完成了一些具有84V电源轨的PCB设计工作。我必须确保任何84V网络与其他信号之间的间隙超过47mils，最好甚至更高。我可以参考有关此许可数量的一些支持信息，但暂时无法访问此信息。（我明天再回来更新）。

就我而言，我还采取了行动，将所有84V层放置在内部层并跟踪连接。这样做的原因是因为阻焊层相当薄，很容易划伤，并使外层上的高压暴露于潜在的短路。我还必须为此担心一些，因为此设计中的84V导轨必须支持AMPS而不是uA。

编辑

这是我向您保证的有关PCB间隙指南的信息。在该页面上有一个漂亮的小计算器，可以帮助您建议使用迹线间隙。

FR4的击穿电压大于300V / mil。爬电（表面间隙）可能更值得关注，尤其是在PCB可能处于恶劣环境（例如灰尘+湿度或霉菌）的环境中。

如果可能的话，将接地的“保护”导体（如果必须在表面上相邻）放置在80V迹线和3.3V迹线之间，并尝试限制80V线上的电流，然后再留有紧密的迹线或其他紧紧的铜铜间隙。

有一个很好的入门这里的中压和高压 PCB设计（虽然你的应用程序是早已进入低电压范围，所以它不能直接适用）。例如，您显然可以忘记电晕。