MCU输出的典型导通电阻是多少？

就我而言，我使用的是PIC24F和dsPIC33F微控制器，但是数据手册中说明了PIC的IO端口的导通状态电阻在哪里？我在任何地方都找不到。以及这如何适用于其他处理器-16F / 12F PIC，PIC32，MSP430，AVR等。

我之所以这样问，是因为我正在设计一个敏感电路，通过使一个10k电阻悬空或接地来改变ADC输入的范围。如果导通电阻为100欧姆，则将引入1％或更多的误差项。

简短的答案：
假设可以间接估计“常规cmos” IO驱动器输出电阻的结构值。大多数DS提供了“ DC IO特性”的数据，您可以从中计算该参数。给出以下大多数时间：
a）电源电压（Vcc）
b）负载电流（Iload）
c）电压降@负载电流（Vdrop）

静态电阻直截了当Vdrop / Iload

例如，表26-10上的PIC24F对于Vcc = 2V和Vdrop = 0.4V，制造商指定Iload = 3.5mA（最坏情况）。这产生〜114欧姆。请注意，在相同的压降下，将电源电压增加至3.6V会使Iload增大至6.5mA，从而产生〜62 Ohm。

长答案：
I.首先需要检查实际上是否正在处理“常规CMOS IO结构”，该结构应类似于以下内容：

不幸的是，uC制造商很少提供此信息（如果您要处理离散门-如74HC系列，则会提供此信息）。但是我会说这是最常见的结构，如果有实际使用的话，会有一些告诉信号的迹象（稍后会详细介绍）。

二。如果上述说法是正确的，则可以观察到导通电阻实际上就是NMOS的“导通电阻”。在这种情况下，VGS等于电源电压，VDS等于Vdrop电压，ID等于Iload电流。

现在剩下的是确定制造商DS中提供的数据是来自线性区域还是来自饱和区域。如果来自DS的数据来自线性区域，则在非常远的一点上计算出的“静态电阻”是非常好的近似值，并且对于较小的电流也有效。如果数据来自饱和区，则对于较小的电流，所计算的电阻将过于悲观。

上面通过Wikipedia 的这种特征进行了说明。同样，有关MOSFET的整篇文章也值得一看。

当VGS> Vth且VDS <VGS-VTH时，晶体管处于线性区域。可以肯定地说，对于制造uC的CMOS技术，Vth介于0.5V至1.5V伏之间。因此，考虑到先前的PIC24F示例，可以得出NMOS在线性区域中的概率很高-> VGS（2V）> VTH（〜1.5V）和VDS（0.4）<VGS（2V）-VTH（1.5V）。

注意：即使在所谓的“线性区域”中，MOS器件也是非线性的。因此，使用线性器件（电阻器）进行近似处理的质量将取决于进行近似处理的点（工作点）。在上面的示例中，近似值是在相当大的电流下进行的，因此在非常低的电流下它不是非常准确（实际上，它为电阻设置了上限）。

三，那么，您正在处理常规CMOS IO电路的迹象是什么？
a）幸运的话-DS中将有等效的输出级原理图
b）幸运的话-如第20页的MSP430G2231所示，人们会发现Vdrop与iload的特性与NMOS ID与VDS的特性极为相似。从这一特性中获得的好处是，人们可以直接获得“静态电阻”，并判断制造商提供的数据是来自线性区域还是饱和区域。
c）在其他情况下，可以肯定的是。如果有数据表明驱动电流随着电源电压的上升而显着上升，那么正确下注的几率就会上升。

由于电源电压和负载之类的范围很广且变化很大，因此可能未指定。

对于类似这样的紧急情况，我将使用模拟开关。它们具有明确定义的低导通电阻。如果空间不足，则可以将MOSFET用作开关。

典型的CMOS输出本身不会具有单个可测量的“电阻”值-相反，它将表现为类似于与一个电阻器串联的恒流源/吸收器，另一个电阻器并联的情况。更准确地说，它将表现为一堆具有不同串联电阻的不同电流源/灌电流的并联组合。设备制造商通常会提供一些图形，这些图形说明输出电流处于不同水平时的输出电压，但我从未见过有人指出设备将以任何特定的精度实际满足图形化行为。另一方面，设备制造商会经常为轻载输出指定保证电压。如果您的10K电阻器汲取的电流未超过该规格列出的值，