数字示波器如何实现如此高的采样率?


33

从数据捕获的角度来看,这是如何实现的?如果我想实现一个家用数字设备来捕获高频模拟信号,我有什么选择?到目前为止,我只提出了一些相当无用的设计想法!

我相信使用PIC微处理器,如果我是正确的话,一个18f系列的A / D采样率在10位精度下大约可以达到1Mhz(?),而且我无法想象专用的A / D芯片更好的是,现代示波器如何达到GHz的频率?


8
通常,FPGA或其他一些处理器用于处理来自外部ADC的大量数据。事先知情同意是无法处理的。
Kellenjb 2011年

谢谢大家的回答和评论,选择最好的很难,所有这些都很好地回答了我的问题!
CL22

Answers:


12

入门级DSO Rigol 1052E(我拥有的DSO和100 MHz具有软件更改功能)使用了Analog Devices AD9288。这是一个双通道ADC,具有8位并行输出,并且采样速率为每秒40或1亿个采样(取决于芯片的速度等级)。尽管Rigol是每秒1 Gig样本,所以我不确定它们是否对它们进行多路复用,或者究竟是给它们10倍的单芯片样本。

AD9288具有用于5个MSB位的每级流水线型转换器,并在最后的3 LSB中使用3位闪存。这是有道理的,因为较高的幅度应该更容易通过管道快速转换。正如史蒂文所说,随着ADC速度的提高,通过闪存转换采样的位数将增加。


11
它们确实具有这些芯片的5倍(超频到100Mhz),并且它们通过CPLD进行精确的换相,您可以在其中将延迟降低到皮秒。
BarsMonster 2011年

1
那讲得通。它具有单通道1 Gs / s的能力,使用5x2通道进行10个采样偏移。当您使用双通道时,双通道速率下降到2x 500Ms / s,每个通道获得5个芯片中的每个芯片的1/2。

18

我认为它们使用Flash ADC。它们具有转换立即的优势,而大多数微控制器中使用的SA(逐次逼近)ADC执行的算法需要很多步骤。闪存ADC的一个缺点是它们在硬件上比较繁琐(一个8位ADC具有255个比较器),但是大多数示波器的分辨率都不高。(模拟示波器的准确度通常为3%,相当于5位。)


我读过的另一种方法是在闪存ADC和逐次逼近方法之间进行交叉运算。使用6位闪存ADC和6位DAC一次可以实现10位转换;闪存ADC首先用于将输入范围划分为64个子范围,然后DAC然后将DAC的模拟电压范围设置为其所处范围的顶部和底部(理论上,这样做可以进行12位转换,但是因此,IIRC制造商在闪存ADC上使用的位要比理论上需要的多。
supercat

尽管我不知道是否有人使用它,但还有另一种可能的方法是设计一个包含多个较慢的ADC的芯片,并让它们间隔采样输入。人们可能希望每秒进行500,000,000次转换,但可能不需要在信号到达后的2ns内进行任何特定的转换。如果一个芯片有10个ADC,每个ADC花费20ns的转换时间,那将比在2ns内进行一次转换的芯片更容易构建。不过,不确定使用多少方法。
supercat

9

乔德斯(Jodes),您的评论说您得到了答案,但是该解决方案比闪存ADC的功能更多。看看安捷伦的应用笔记,“ 实现大于16 GHz的示波器带宽的技术 ”。我曾经在那个校园工作(但并不声称拥有详细的示波器经验)。位于科罗拉多斯普林斯的安捷伦是与数千兆赫兹信号处理相关的全球知识中心。他们致力于32GHz解决方案多年去年才开始出货 进行信号处理的有源探头和微电子器件非常复杂。查看与安捷伦Infiniium 90000 X系列高性能DSO和DSA示波器有关的整个文档库。谷歌它-URL很丑陋,我不确定他们是否提供到图书馆页面的永久链接。您可能还希望查看相关专利。


8

示波器制造商以“等效采样率”做广告。这不是实时采样率。这是通过使用多个周期的采样并在信号的不同时刻进行采样来完成的采样率。结合这些,您将获得更高的“等效采样率”。因此,如果您有100MSPS ADC并执行10次(确实很糟糕!),您将获得1GSPS。

这很糟糕,因为它假设您的信号不是周期性的,而是周期性的。

示波器重要的是“单次”采样率。它也是您可能会使用的功能(例如捕获阶跃响应),或者仔细查看非跳舞波形。它指示了硬件的功能,而不是由软件“抛光”的。硬件可以交错使用,即使用多个高速ADC并在适​​当的时间对“开始转换”信号进行计时。这也是为什么某些示波器在单通道模式下比双通道具有更高的采样率的原因。典型的PIC18系列仅具有1个ADC转换器,但是具有多个通道(使用模拟MUX完成)。

而且,专用ADC芯片速度可能快得多。100MSPS不太难找到。看看这里,美国国家半导体将这些广告宣传为超高速。我不知道它们是如何工作的,我已经看到3GSPS的已经使用了内部交错。

http://www.national.com/en/adc/ultra_high_speed_adc.html


这值得更多的选票-与模拟示波器相比,DSO可以使市场部门在规格方面拥有太多的创造力。
约翰·U

4
如今价格低廉的1 GS / s示波器实际上以单通道模式以该速率进行实时采样-其他答案说明了如何通过使用几个采样/保持带宽远高于其转换速率的相位交错ADC来完成采样。
克里斯·斯特拉顿

我认为规格说明几乎没有这个答案所暗示的那么多。仅举一个例子,Rigol 根本不宣传其“低端”范围内的“等效采样率”,因为它们甚至没有等效时间采样。他们非常清楚,他们给出的汇率是实时汇率,并且可以与竞争对手示波器上的实时汇率进行比较。
Curt J. Sampson

8

Joe提到的Rigol 1052E是如何高效,廉价地进行此操作的一个很好的例子。它使用了一堆独立的ADC,所有这些ADC的采样率均较低,并且彼此之间的时钟不同步。这样,样本便以轮流方式从每个ADC提取。

显然,您的时序必须以这种方式非常精确,而且1025E似乎使用PLD来做到这一点-并且鉴于同一块板上具有与处理输入信号相关的FPGA,因此看来PLD (它的功能要差很多,但内部路由更容易预测),因为它能够以非常精确的时序生成和处理信号。


3

它们使多个ADC与时钟互不相同,从而使它们交错,从而使单芯片的采样率达到5倍。另外,对于周期性信号,还有一个技巧,许多现代示波器都在使用,它的采样时钟与被测信号异相,因此在连续采样中,波形的不同部分被采样,尽管以该波形的不同周期进行。然后,在获取足够的样本后,如果它们可以确定所测量波形的基频(则更容易做到),则可以重构信号。说得通?

By using our site, you acknowledge that you have read and understand our Cookie Policy and Privacy Policy.
Licensed under cc by-sa 3.0 with attribution required.