缩小ADC的输入信号


8

我希望对0至+15 V模拟输入信号进行采样,它不是正弦波,而是脉冲驱动的。我不需要高采样率(<1kHz),但是我需要在整个信号范围内采样。我看到的方式有两种选择:

  1. 购买更昂贵的+/- 10 V范围的ADC,并尝试使输入偏置以适应该摆幅。虽然我认为这将需要两个电压电源。我可能是错的...
  2. 衰减输入信号,使信号摆幅适合普通的低成本ADC的范围

尽管2)在设计上似乎更加困难,但根据我从Analog and Linear产品中看到的情况,它当然似乎具有更好的成本优势。

通过衰减信号,我是否会冒任何损失的危险?我当时在想,如果ADC具有与较大摆幅ADC相同的采样位宽,则可以在软件中对采样进行数字缩放,以使初始信号电压得到采样。


1
“负增益”有点暗示极性反转。除非您以分贝为单位指定。听起来好像您希望获得小数或次单位增益,例如0.25或0.667,以将0到15的摆幅减小到较小的幅度。
JustJeff 2011年

感谢您指出了这一点。没错,我应该说的是0.5和0.1之类的收益,而不是“负”收益。
沃森博士,

Answers:


8

小学,沃森。您有点像#2的想法,只是您不想要负增益,而是想要0到1之间的增益。换句话说,您想要衰减0-15 V输入信号以匹配您的输入范围广告。

使用“电阻分压器”配置中的两个电阻很容易实现这一点。如果您的A / D的固有范围是0-5V,那么您想将输入电压除以3。例如,可以通过串联2K欧姆,然后接地1K欧姆来实现。

您对信号所做的任何事情都会使它稍有改变。在这种情况下,某些高频将丢失。但是,在10欧姆K欧姆的阻抗下,采样率为1KHz或更低将不是问题。这意味着最大频率上限为500Hz,实际上较少。即使在电阻分压器中使用的100 K K欧姆也应该能够通过如此低的频率,而不会丢失您所关心的部分。


一些书呆子的小伙子一定会指出1/3的电压增益是-9.5dB,所以从这个意义上讲是负增益..但是你有我的+1
JustJeff

2
@JustJeff-如果他写-9.5dB,他仍然有很多要学习的知识。-9.542425dB更像是它:-)
stevenvh 2011年

1
@stevenvh-可能同时学习和实用= P
JustJeff 2011

闪烁,福尔摩斯!
沃森博士,

11

就像奥林所说的那样,分压器会做的很好。但是请记住,ADC输入阻抗与较低电阻并联,并且可能会影响分压比。ADC通常具有较低的输入阻抗。您可以使用运算放大器之类的高输入阻抗缓冲器来缓冲分频器的输出。

在此处输入图片说明

LT1677可以从单个电源供电,具有轨到轨的输入和输出。由于您不需要以高采样率进行采样,因此我认为LT1677的带宽足够宽,可以应付脉冲。


1
您甚至可以在反馈路径中放置电阻,以减小ADC输入处的电压摆幅。您甚至可以使用电位计来做到这一点,并使电路可调整,并且阻抗变化不会反射回源。
JustJeff 2011年

@JustJeff-您可以,但是如果输入处已经有电阻分压器,为什么还要使用额外的组件?
stevenvh 2011年
By using our site, you acknowledge that you have read and understand our Cookie Policy and Privacy Policy.
Licensed under cc by-sa 3.0 with attribution required.