8 我有一个74HC14施密特触发器IC。我仅使用I / O对之一，而其他所有均未使用。 我了解，在TTL逻辑中，未使用的输入应设置为高电平或低电平，以防止引脚悬空。 但是我想知道，我可以将输出设置为高电平吗？效果是否相同，即防止引脚浮空？这是一个坏主意吗？ design ttl schmitt-trigger — 震惊 source
12 74HC14不是TTL，而是CMOS，重要的是输入引脚应保持悬空状态。 原因是输入引脚悬空时的阻抗很高，以至于那里累积的随机电荷会/将导致芯片内部不可预测的内部行为，包括振荡和高功耗。 输出无需端接，因为它们具有低阻抗并且从不真正浮动（内部连接至高或低轨），其状态由输入端接至正还是负来确定。 — 电磁场 source 谢谢，这也是一个很好的答案，因为您可以解释“为什么”并更正了我的问题中的TTL错误。 — Futureshocked 2015年 @futureshocked：不客气，感谢您的接受。:) — EM Fields
3 输出引脚由施密特触发器驱动；您永远不要将（非三态）输出束缚在导轨上，这对您没有任何好处。 因为这些都是施密特触发器，所以使输入悬空比常规逻辑的危害要小，但是将它们全部接地或VCC仍然是一个好主意（免费！）。 — 尼克·约翰逊 source 在试验板上或进行测试时，可以使输入悬空，但对于正确设计的设计，必须始终将悬空输入接地或Vdd。对于施密特触发器也是如此，因为您永远都不知道它们将处于什么状态。因此，迫使他们进入一种状态并对其进行处理。 — Bimpelrekkie 2015年 @Rimpelbekkie那不是我刚才说的吗？ — 尼克·约翰逊