为什么串行EEPROM优于并行EEPROM？

在EEPROM的Wikipedia页面上：http : //en.wikipedia.org/wiki/EEPROM，给出了“并行EEPROM设备通常具有8位数据总线和足够宽以覆盖整个存储器的地址总线”，并且“与串行EEPROM相比，并行EEPROM的操作既简单又快速”。在那种情况下，为什么串行EEPROM变得比并行EEPROM更流行？

这很简单。引脚数和包装成本。

EEPROM设备主要用于存储设备的参数数据或特性常量。典型的情况是每次主机设备启动时很少编写和读取一次。对于这种类型的应用，EEPROM的相对较慢的写入时间是无关紧要的。从串行设备（SPI或I2C）加载最多几千字节数据的读取时间通常不会对时间造成过多影响。

串行设备相对于并行设备的普及是另一个因素。那就是将MCU设备从具有并行总线的较旧微处理器单元迁移到更为流行的现代类型，它们的所有程序存储存储器和数据存储器都内置在芯片上。通常，不再有直接可用的并行总线选项。而且在大多数应用中，几乎没有兴趣使用大量的引脚将bang冲击到并行外设。

早期，电线便宜，而晶体管昂贵。这些天是相反的。因此，为什么几乎所有事情都是串行完成的。

早期，芯片不是很复杂，CPU会启动并读取在起始地址处在其内存总线上找到的第一件事，因此并行EEPROM有效地模仿了挂在总线上的DRAM。

如今，DDR RAM在巨大的宽总线上尖叫达到千兆赫兹，如果现代CPU具有足够的内置智能功能（由于便宜的小型晶体管），使得可以挂在同一总线上的闪存芯片价格过高且毫无意义。从I²C / SPI闪存启动。

如今，借助micros，程序闪存和RAM通常位于设备内部。EEPROM等外部存储器可以挂在I²C总线上，从而在保持可接受的吞吐量的同时节省了其他功能的I / O引脚。您使用的I / O引脚越少，获得的体积就越小，便宜且节能。此外，与两条8/16/32位宽的总线以及相关的EMC问题等相比，在板上跟踪两条电线要容易得多。

别忘了有一个叫做SQI的“中途之家”。那是一个多并行位串行接口（它代表Serial Quad Interface）。

从协议的角度来看，这与使用普通串行接口相同，但是不仅可以每个时钟传输一次，而不仅仅是每个时钟传输一位。它具有4个数据引脚和一个时钟，而不是单个数据/时钟或din / dout /时钟布置。这使普通串行接口的吞吐量提高了4倍，并且不需要更多的引脚。实际上，许多SPI闪存芯片也可以以SQI模式运行，而不需要超过现有的8个引脚。速度显着提高，而房地产不增加。

SQI成为一种流行的接口，可用于从外部闪存芯片更快地加载程序-不仅用于简单的微控制器，而且现在还经常用于引导PC（尤其是笔记本电脑）的BIOS，在这些BIOS中，空间是一个真正值得关注的问题。

设备本身的低引脚数可能不如将其连接到的MCU或FPGA节省那么重要。

找到8个数据引脚，再加上更多的地址，选择和启用引脚意味着更大的封装，并且可能也增加MCU的支出。

尽管并行EEPROM芯片速度更快，通信更简单，但串行EEPROM的硬件成本却更低，因为它们需要的引脚，能量和线路/电路更少。

只是出于笑容，假设我的飞机上有一个老式的2向收音机，可以从控制单元所在的驾驶舱中选择16个频率。

发射器-接收器单元的某处尾部，其电缆连接至控制单元，除其他外，该电缆还包含连接至进行频率选择所需的驾驶舱选择器开关的16根电线。

有一天，当我与朋友交谈时，我调出收音机的主题，问他是否无法将座舱频率设置编码为一个四位二进制数，然后通过四根线发送该数字（保存12根线） ）传送到T / R单元，在那里它将被解码为进行频率选择所需的16个信号。

他说：“当然”，“但是为什么要停在那里？而不是一次全部发送[4位]数字，为什么不一次通过一根电线一次发送它，而将解码器放在T / R单元中呢？选择频率，将15条电线和15条插针分别连接到连接设备的连接器上？”

以下是为什么串行EEPROM优于并行EEPROM的一些原因。

1. 降低电流消耗。例如，用于16K串行的工作电流约为3 mA。对于16K并行设备，大约30 mA及以上。因此，电流越低，功耗越低。

2. 较低电压 -市场上有可在低电压（1.8-2.5 V）下运行的串行EEPROM。低压运行对功耗也有积极影响。

3. 可编程性 -与并行相比，串行EEPROM更容易编程。串行EEPROM具有一次编程一个字节的能力，并且非常容易。

4. 串行EEPROM的占地面积较小

5. 引脚数少

6. 与并行产品相比，价格更低

7. 低微控制器开销和支持

似乎没有人提到串行化的另一个原因。

它更快。是的，更快。因为很难使所有并行信号保持高速同步。快速进行串行操作要容易得多。如果速度不够快，则添加另一个通道（并行串行）。