给定相同数量的管线级和相同的制造节点(例如65 nm)和相同的电压,简单的设备应该比复杂的设备运行得更快。同样,将多个流水线级合并为一个流级不应比级数慢很多。
现在以使用五年的CPU为例,它以2.8 GHz的频率运行14个流水线级。假设一个合并阶段;那会减慢到200 MHz以下 现在增加电压并减少每个字的位数;实际上会加快速度。
这就是为什么我不理解为什么许多当前制造的微控制器(例如AVL)以惊人的速度运行(例如5 V时为20 MHz)的原因,尽管几年前制造的复杂得多的CPU能够运行150倍或10倍以上的速度如果将所有流水线级合为一个,电压为1.2 V-ish。根据最粗略的计算,即使使用边界过时技术制造的微控制器,在其提供的电压的四分之一处,其运行速度也应至少快10倍。
因此产生了一个问题:微控制器时钟速率降低的原因是什么?