如何避免高输入阻抗放大器中的Johnson噪声

我没有正在研究的电路，这更多是一个理论问题-我正在尝试纠正我的理解中的一个缺陷。

想象一下，我想构建一个高输入阻抗放大器，使其在低mV范围内工作，并产生少量nV /√Hz噪声。我想放大一个1-100KHz的差分信号。最初，我将从高质量的仪表放大器（例如AD8421）开始，然后将电容器与两个输入串联。

但这有一个问题。输入没有接地的直流路径，因此它可能会慢慢漂移并限制输出。因此，我需要在每个输入上添加一个接地电阻。请参见下图中的第一个电路。该电阻将设置放大器的输入阻抗，我希望约为100MΩ。但是，如果我计算约翰逊噪声，我期望从两个100MΩ电阻器得到 /√Hz$\sqrt{2} \times \sqrt{4k_BTR}$

因此我得出的结论是，我可以具有低噪声或高阻抗，但不能同时具有两者。然后，我找到了一款商用输入前置放大器，其额定输入噪声为3.6 nV /√Hz，输入阻抗为100MΩ。我看了一下里面，似乎他们在右边使用电路。

^{模拟此电路 –使用CircuitLab创建的原理图}

在右手侧上的两个FET是匹配的一对（数据表从谷歌），并形成类放大器的第一级。我没有对电路进行更多的反向工程，但如有必要，我可以进行。

所以我的问题是：我的理解出了什么问题？为什么第二个电路没有电阻产生的约1-2μV/√Hz白噪声？

推理中的问题是您没有显示信号的完整路径。更具体地说，信号的阻抗水平。

您说对了，因为您不能同时拥有高阻抗和低噪声。如果想要低噪声，则必须保持低阻抗。就那么简单。

在绘制的两个电路中，不清楚用于将信号馈送到放大器的信号源的阻抗是多少。假设交流耦合电容器很大，并且该源阻抗很低（例如：50欧姆），那么噪声将很低！

为什么呢 因为100 Mohm直流偏置电阻产生的噪声将被交流耦合电容器和低电源阻抗短路。因此，在这种情况下，有效信号阻抗（在特定频率下）远低于100 Mohm。导致低噪音。

如果不存在50欧姆的源阻抗，则噪声电流将乘以电阻器本身的100兆欧姆，从而导致高噪声水平。

您可以考虑100 Mohm电阻产生的噪声电流，从而更轻松地进行计算。该电流将乘以信号源阻抗（例如50欧姆），从而产生较小的噪声电压！

因此，右边的电路并不比左边的电路好。仔细阅读他们如何测量低噪声并尝试找出输入信号的阻抗水平。我向您保证，他们将使用源阻抗，从而可以忽略100 Mohm直流偏置电阻的噪声（非常低的源阻抗，它们甚至可能使输入短路/接地！）。在该电路中，FET的噪声应占主导地位，因为它们应确定可能的最低噪声水平（至少在设计合理的放大器中）。

请记住，您正在将该放大器连接到信号源，因此此200M阻抗与源阻抗并联。

在输入开路的情况下测量放大器的噪声，您将看到预测的噪声。（加上输入端任何电场的贡献；您可能需要进行筛选以正确测量）

在输入短路的情况下测量放大器的噪声，您将看到放大器自身的固有噪声。

用连接到放大器的实际源阻抗来测量放大器的噪声，您会看到放大器自身的固有噪声。这与源阻抗的噪声之比就是放大器的“噪声系数”。

使用10Megohm源电阻（并列）时，您会看到并联的2个电阻的Johnson噪声-10Meg和200 Meg，因此，与单独使用10Meg电阻相比，您可能会看到0.5dB的噪声（但是您已经通过相同的方式衰减了信号）分数）

对于电容性源（例如30pf麦克风胶囊），源阻抗是并联的RC网络，因此将Johnson噪声视为200M的噪声电压，并被200M源阻抗衰减到30pF电容器中。名义上，它会平坦到-3dB的频率，然后降低6dB /倍频程。