对于300到500kHz之间的磁场，更有效的屏蔽是实心铜或铜网？

我在一块非常拥挤的PCB上工作，并且具有300kHz至500kHz之间的高增益放大器

通常，我会在该频率下使用Mu金属或类似材料进行屏蔽，但显然没有人制造Mu金属PCB。因此，我可以选择固体或带阴影的倒料。不能使用外部屏蔽。

我没有任何受控的阻抗轨迹。

我唯一担心的是高频交流磁场。我们在射频笼中使用铜网屏蔽，效果比我预期的要好。我怀疑这是由于短路造成的。

我问了几家屏蔽公司，但他们没有为这类应用描述其网格特征。

有人可以指出一些数据，这些数据表明在这种情况下，实心或网状铜的浇筑效果会更好吗？

在所有其他条件相同的情况下，Solid的性能会更好，但可能不会显着提高。

由于网格中的“孔”将是波长的一小部分，因此与“孔”相比，从相对较大的距离进行测量时，网格的行为应类似于更薄（较高电阻率）的固态铜层。

您提到的“短匝”只是在两种情况下都会发生的涡流。

我唯一担心的是高频交流磁场

这实际上就是所谓的“皮肤深度”：

图取自此维基页面

因此，例如，在100 kHz时，铜的趋肤深度约为0.2毫米，这意味着1毫米厚的屏蔽层可形成相当有效的屏蔽层，以防止磁场泄漏或泄漏。

我不认为PCB上的2盎司铜（即使是实心的或阴影的）也不会那么好。2盎司铜的厚度约为0.07毫米，因此您可能会得到一点衰减。

在300 kHz时，它处于该边界区域，您可能会降低几dB，但是如果您期望几十dB，则极不可能。

在500 kHz（趋肤深度约为0.09 dB）下，您可能会看到5 dB的减小。话虽如此，每分贝都很重要，所以可能就足够了。

取决于您是否具有重复正弦波或具有快速边沿的重复脉冲。对于正弦曲线，我们接受了SkinDepth的限制方面的培训。但是，快速优势是嵌入式系统的现实。缺乏理论，我对穿过箔片的方波进行了测量，发现穿过箔片的衰减为150dB，具有150纳秒的延迟。

这是标准正弦波干扰源的解决方案。

如果对磁场的控制不佳，则可以减小受害者的回路面积。因此，在PCB上方具有尽可能低的高度的运算放大器是最佳选择。不允许DIP。并将GND 置于封装下方，正好在与硅芯片相连的金属片下方。

对于这些电阻器和电容器，将它们用GND连接的大块铜围绕，以产生涡流（干扰物是重复的还是瞬变的？），从而部分抵消。并在Rs和Cs的正下方倒入GND，以最大程度地减小环路面积；您需要将浇注非常紧密地绑在上部GND上，以再次减小环路面积。

对于重复性的电磁干扰物，如果进行部分透射（皮肤深度效果不佳），您还将获得部分反射。关键运算放大器/ Rs / Cs下的多个平面将实现多次磁反射，并更好地屏蔽从运算放大器后面接近的场。

由于您的关注频率接近1MHz，因此运算放大器的PSRR会很差。因此，在VDD + / VDD-引脚上的大电容以及向中央大容量电源提供10_ohm电阻非常有用。中央电源会遇到很多磁场噪声，因此您想使用LPF来大大减少这种重复噪声。10uF和10 ohms是100uS tau，即1.6KHz F3db，500KHz垃圾减少了50dB。