比较器：正弦波噪声大，相位噪声多少？

在电路中，比较器用于将正弦信号转换为方波。但是，输入信号不是干净的正弦波，但会添加一些噪声。

该比较器被认为是理想的，并且具有比噪声信号大得多的滞后，因此在正弦波的零交叉处没有振铃。

但是由于输入信号上的噪声，比较器会像清净正弦波那样稍早或稍晚切换，因此产生的方波具有一定的相位噪声。

下图说明了这种行为：蓝色曲线是有噪声的输入正弦波，黄色曲线是比较器生成的方波。红线显示正和负磁滞阈值。

给定输入信号上噪声的频谱密度，如何计算方波的相位噪声？

我想对此做一个适当的分析，但是找不到有关该主题的任何资源。任何帮助深表感谢！

澄清：我想分析给定电路产生的相位噪声，而不是问如何降低噪声！

每个零交叉仅采样一次噪声，或者在1 MHz信号的每个周期仅采样两次。因此，只要噪声的带宽显着大于1 MHz，它的频谱就会多次折叠到采样信号的1 MHz带宽中，并且您可以将相位噪声的PSD视为在该带宽内基本平坦。

输出相位噪声的幅度与输入信号噪声的幅度通过比较器阈值电压下的正弦波斜率（以V / µs为单位）相关。如果阈值围绕正弦波的平均电压对称，则两者的斜率相同，则分析会更简单。相位噪声的幅度（以µs为单位）就是噪声电压除以斜率，即要使用的任何单位，例如具有高斯分布的RMS值。换句话说，相位噪声的PDF与原始电压噪声的PDF（缩放后）相同。

根据提供光谱密度的方式，它基本上是

确定由于磁滞引起的相位误差：

$\Theta_{low} = sin^{-1}(-0.3)$

$\Theta_{high} = sin^{-1}(0.3)$

如果应用纯正弦波，则这纯粹是由于磁滞引起的相位误差。

假设您已经或已经将频谱密度转换为幅度，并且均等地假设频谱呈正态分布。产生平均值和1个标准偏差。

低：

$\Theta_{low_error\_mean} = sin^{-1}(-0.3) - sin^{-1}(-0.3 + mean)$

$\Theta_{low\_error\_+\sigma} = sin^{-1}(-0.3) -sin^{-1}(-0.3 + \sigma)$

高：

$\Theta_{high\_error\_mean} = sin^{-1}(0.3) - sin^{-1}(0.3 + mean)$

$\Theta_{high\_error\_+\sigma} = sin^{-1}(0.3) -sin^{-1}(0.3 + \sigma)$

通过平均值和标准偏差“相位误差”，您可以重建相位误差分布曲线。

但是...如果频谱密度不是正态分布的，您将需要在多个特定点处导出误差，以重建特定于您所拥有信息的相位误差曲线

对于一个Npp大约为10％的随机噪声信号，信号Vpp比较峰峰比，可以看出，如果该信号是三角波形，则振幅噪声会按照线性方程式转换为相位噪声，其中S / N = 1，每个边沿具有T / 2抖动pp。

但是，正弦基波分量的幅度是Vpp三角波形的81％，因此其斜率是1/81％或1.23陡峭，因此将相位噪声降低到比例的81％，并将滞后设置为仅高于峰值噪声水平。

因此，每个边沿的抖动为Vpp / Npp比的81％。可以表明，当Npp达到Vpp的75％或Vpp / Npp比为1.33时，斜率与三角波匹配。

通常，抖动误差以RMS噪声功率和每比特能量以及误差的统计概率来衡量，但这是从问题的角度来说明的，该问题涉及任何测量时间段。

这忽略了由直流偏移或比较器正输出反馈未正确偏置引起的任何不对称误差。对于大约低于20％范围的电平，相移和边缘抖动也与％Npp / Vpp反SNR比的81％成正比。

例如，假设噪声以pp比为10％，则每个边沿的抖动为T / 2的8.1％

是我使用超过20年的表格。

我曾在一家对讲机公司工作，该公司已从微小的50欧姆RF模块转换为集成电路。更少的电力需求，更长的电池寿命。但是近相位噪声阻止了产品的运输，因为发射器会使附近的任何接收器失去灵敏度。他们需要-150dbc / rtHz的相位噪声水平，却不知道如何解决他们的问题。线下。没有运送。使用以上公式，并对其频率合成器的预分频器和预分频器双极性电流控制设备的rbb'进行假设，我们预测该预分频器的总Rnoise必须小于6,000 ohm。我们选择性地燃烧功率，只有在数学/物理学预测必须燃烧功率的地方。

在ONNN Semi PECL中，使用10GegaHertz带宽和60欧姆（1nV / rtHz）的噪声，斜率0.8v / 40皮秒，TimeJitter是Vnoise = 1nV * sqrt（10 ^ 10）= 1nV * 10 ^ 5 = 100微伏均方根值 SlewRate为20伏/纳秒。TimeJitter是100uV RMS /（20v / nS）= 5 * 10 ^ -6 * 10 ^ -9 = 5 * 10 ^ -15秒RMS。

抖动的频谱密度是多少？我们只需将sqrt（BW）缩小为10 ^ 5，即产生5 * 10 ^ -20秒/ rtHz。

对于您的问题：1MHz，1voltPeak，20dB SNR和Tj = Vnoise / SR，我们有Vnoise = 1V / 10 = 0.1vRMS（忽略任何正弦有效值比）SlewRate = 630万伏/秒，因此TimeJitter = 0.1v /6.3Mega v / Sec = 0.1 * 0.16e-6 = 0.016e-6 = 16纳米秒RMS。

编辑/增强：将罪恶转换成方波。其中最危险的方法之一是将CrystalOscillator sin转换为轨方波。隐藏的垃圾生成器的任何偶然性或不了解都会导致典型的抖动微控制器时钟。除非从XTAL接口到放大器和平方器以及时钟分配的整个信号链都提供了专用电源轨，否则您最终会出现明显随机的时钟时序扰动，但根本不是随机的，而是取决于与程序相关的能量触发的VDD崩溃需要。应该使用以下方法分析所有与时钟边沿接触或偏置的电路：

ESD结构是一个问题。为什么要允许3pF电容器（ESD二极管）将与MCU程序相关的能量需求事件耦合到CRYSTAL产生的无罪信号中？使用专用的VDD / GND。并设计用于电荷控制的基板和孔。要从XTAL域跨入MCU域，请使用带有第三根导线的差分电流控制来传递预期的跳变点。

这有多严重？考虑典型的MCU振铃为0.5 V PP。将其运行到3pF ESD，然后运行到27pF Cpi，我们得到了10：1的降低（不考虑任何电感），或者在2voltPP晶体正弦上施加了0.05 voltPP。在10MHz正弦波下，SlewRate --- d（1 * sin（1e + 7 * 2pi * t））/ dt ---是63MegaVolts /秒。我们的噪音为0.05。此时的抖动为

Tj = Vn / SR = 0.05伏/ 63e + 6伏/秒== 0.05 / 0.063e + 9 ~~ 1纳秒Tj。

如果使用PLL将10MHz乘以400MHz以获得MCU时钟怎么办？假设被400分频的触发器（其中8个）的噪声为10Kohm，在2 V电压下的边缘为50皮秒。假设FF具有1 /（2 * 50pS）= 10GHz带宽。

随机噪声密度FF为12nanoVolts / rtHz（4nv * sqrt（10Kohm / 1Kohm））。总集成噪声为sqrt（BW）* 12nV = sqrt（10 ^ 10Hz）* 12nV = 10 ^ 5 * 1.2e-9 == 1.2e-4 = 120微伏均方根值。8FF大sqrt（8）。我们假设一些栅极噪声，并将因子sqrt（9）设为：120uV * 3 == 360uVrms。

SlewRate为25皮秒/伏或400亿伏/秒。

Tj = Vn / SR = 0.36毫伏/ 400亿伏/秒= 0.36e-3 / 0.04e + 12 = 9e-15秒Tj。

看起来很干净，对不对？除了FlipFlips具有零拒绝VDD垃圾的能力。基材垃圾正在寻找家。

作为建议，可以在进入比较器之前，通过在设计中添加一个低通滤波器来降低噪声。这样会切断信号的较高频率，在这种情况下就是噪声。

要计算相位噪声的频率，可以使用FFT或对信号进行频谱分析。频谱将为您提供信号的频率加上不需要的噪声的频率。

时域信号的频谱是该信号在频域中的表示。频谱可以通过信号的傅立叶变换生成，结果值通常表示为幅度和相位，均相对于频率作图。

得出要获取的信号的方程式，然后执行傅立叶变换以获得相对于频率绘制的幅度和相位。

给定输入信号上噪声的频谱密度，如何计算方波的相位噪声？

这只是关于如何实现价值的一种想法。

我认为我很想使用PLL（锁相环）从其VCO生成一个跟踪基本基本信号的方波。施密特比较器是一个很好的开始，可以很好地馈入PLL。PLL的相位比较器的输出将需要进行高度低通滤波，以使PLL的VCO的控制电压非常平滑，并在VCO上产生最小的抖动。

相位比较器的原始输出将很好地衡量相位噪声。如果没有相位噪声，则该输出将非常规则。

无论如何，这只是一个想法。