将总线导线连接到通道化子表的各个端口

我有八线公交车chselect[7..0]。我还有一个4x重复子工作表，每个子工作表都有两个输入CSAb和CSBb。将这些输入表示为CSAb_0, CSBb_0, CSAb_1, CSBb_1,...,CSBb_3下划线后的数字表示重复子表的实例是哪个实例。

我想这样连接总线：

chselect[0] --> CSAb_0
chselect[1] --> CSBb_0

chselect[2] --> CSAb_1
chselect[3] --> CSBb_1

chselect[4] --> CSAb_2
chselect[5] --> CSBb_2

chselect[6] --> CSAb_3
chselect[7] --> CSBb_3

这是我在Altium中的尝试

这是否正确和/或符合最佳做法？

我也在Altium论坛上问过这个问题。

一种有效的方法：

在内部digital_interface.SchDoc，如图1所示对引脚进行分组。

图1：数字引脚分为两个总线。每条总线将连接到通道化块的一个输入。

然后，在顶层表中，仅使用标准通道化，如图2所示。

图2：该CSAb和CSBb总线被信道化以通常的方式。

这不是我想要的那么优雅，但是可以。