电压调节器的首要原理-为什么晶体管中会漏电？

我试图加深对电子学的了解，因此决定尝试设计一种能够提供大约安培数的固定电压调节器。我将这些基本原则归纳在一起，而没有提及任何有关通常如何设计稳压器的参考。

我的想法是：

• 齐纳二极管和电阻器提供固定的电压基准。
• 比较器检测何时输出电压高于目标阈值。
• 晶体管开关电源。
• 电容器充当水库。

考虑到这一点，我设计了这个固定的5V稳压器，它似乎可以工作：

但是，我确实注意到的是，它具有某些局限性，我无法完全得出其原因：

• 尽管电压不同，但来自V1（输入）的电流大致等于R2（输出）的电流。这似乎与线性稳压器的行为相符（是我刚刚创建的吗？），但我不确定为什么会发生这种情况。考虑到Q2只是在打开和关闭，为什么Q2消耗了这么多功率？
• 当V1小于7.5V时，输出电压永远不会达到5V阈值，而是徘徊在4V附近。我已经尝试了在不同的负载下进行此操作，但是它在低于该输入电压的情况下根本无法工作。这是什么原因？

我将这些基本原则归纳在一起，而没有提及任何有关通常如何设计稳压器的参考。

这不是一个好的开始，但是实际上您已经获得了大多数线性稳压器几乎完全正确的设计。但是您忘记的“第一原则”是MOSFET 线性区域。您是否在模拟器中尝试过这个东西？系统将稳定在晶体管半导通的点，从而消耗功率作为电阻。

当V1小于7.5V时，输出电压永远不会达到5V阈值，而是徘徊在4V附近。我已经尝试了在不同的负载下进行此操作，但是它在低于该输入电压的情况下根本无法工作。这是什么原因？

这称为“压差电压”。这是因为运算放大器能够驱动到输入轨的距离有限。由于MOSFET的阈值电压，您在运算放大器的输出晶体管中损失了大约0.7V，另外损失了0.7V。

使用更好的运放可能会比过时的过时741更好。否则，您将尝试设计所谓的LDO：低压降稳压器。

考虑到Q2只是在打开和关闭，为什么Q2消耗了这么多功率？

因为它不是开关稳压器电路，所以它是您设计的线性稳压器。

尽管电压不同，但来自V1（输入）的电流大致等于R2（输出）的电流。这似乎与线性稳压器的行为相符（这就是我刚刚创建的吗？）

是的，你有。

当V1小于7.5V时，输出电压永远不会达到5V阈值

您需要在栅极上（相对于源极）施加几伏特才能开始导通MOSFET。这必须来自运算放大器，与输入电源轨相比，它的输出可能会“损失”大约一个伏特。因此，如果您想要5伏的输出电压，则需要大约8伏的输入电源，这将在轻负载下实现。

在重负载下，栅极-源极电压可能需要为3或4伏。现在您可能需要约10伏的输入电源，以将调节器输出保持在5伏。

尊重简单的稳压器，尤其是低压差型稳压器！！

除FET LDO的压降可以低于BJT LDO之外，设计还可以，但是FET补偿可能需要有限范围的ESR以保持稳定性并允许一些反馈纹波。

通过选择具有低RDSOn开关和低DCR扼流圈的电感器，可以使效率高达98％。现在您有了降压稳压​​器。在这里模拟

功率由于是串联元件而被倾倒在晶体管中，因此负载的所有电流都必须流过它，而同时它必须减小输入电压和输出电压之间的差。

这是什么原因？

当opamp的电源电压为v1时，opamp和MOSFET栅极的最大输出电压为v1。MOSFET需要一些vg才能工作，根据所使用的MOSFET，沙一般为2至5v。位为0.7v，达灵顿为1.3v。

这意味着MOSFET源可以看到的最大值为v1-2至5v。那就是你所看到的。