我正在尝试将pic32芯片路由到128kB SRAM芯片，很难将所有17条地址线和所有8条数据线连接起来。我试图将前16个地址引脚绑定到portB引脚0-15，将数据引脚绑定到portD 0-7。考虑了一段时间后，我意识到尝试将rb0与a0对齐，将rb1与a1等对齐可能使我的生活更加困难。我真正想做的就是向portB写一个16位值并已加载并准备好大部分地址。如果我根据布线的难易程度进行引脚分配，则MCU和RAM之间的逻辑地址会有所不同，但至少应保持一致。由于没有其他东西需要与RAM进行通信，因此，如果MCU请求地址0x101且RAM给它提供地址0x110，我认为这不会有问题。
但是，我想知道这是否是个好主意。如果RAM内部有某种结构可以使顺序读取更有效，或者类似的方法，那么我可能要麻烦将它们按1：1路由。这两个芯片上的引脚排列对我来说是随机的，因此如果我忽略特定的数字，这对我来说将变得容易得多。是否有充分的理由我应该或不应该这样做？
Answers:
在这种情况下，交换数据位和交换地址位似乎是完全可以接受的。正如您在问题中所提到的，情况并非普遍如此。
在这种情况下，该设备是静态RAM-快速浏览AS6C1008数据表并不表示具有执行任何类型的快速访问或任何与地址相关的时序依赖性的能力。
一般：
一些动态存储器通过锁存地址的高位然后对低地址位进行排序来允许数据突发。这可能对应于已发布的逻辑行和列结构，或者对应于外部尚不明显的一些神秘的内部机制。在这种情况下，您需要遵守数据表上的规定，以免发生存储故障。
一些早期的动态存储器依靠地址排序和访问时序来实现存储单元刷新。您现在不太可能遇到其中任何一个。
某些存储器（闪存，eerom等）的寿命取决于访问次数，该访问次数可能是每次访问（读或写），或更通常是每次写入，并且可能是每个存储位置或每个存储单元子集。在后一种情况下，如果您加扰地址线，则可能会干扰损耗均衡算法。对于相当专业的设备，这只会是一个潜在的问题，并且数据表很容易在要求上清晰明了
不，顺序没关系。地址线可以是任意顺序，数据线也可以。