STM32：执行软件重置

9

我正在尝试对STM32F2进行软件重置。（可在此处找到参考手册。）参考手册的相关页面（第80页）提供的信息很少。基本上，SYSRESETREQ的位Application Interrupt and Reset Control Register必须设置。

现在，此页面说明，要修改SYSRESETREQ，需要将特定的“密钥”写入VECTKEY位。

这两份文件都没有解释这在哪里Application Interrupt and Reset Control Register。它的地址是什么，我该如何访问？

stm32 reset

— 随机蓝
source

17

您为什么不使用CMSIS库？有一个特定的功能。

此外，这是从CMSIS库获取的用于系统软件重置的代码：

/******************************************************************************
 * @file:    core_cm3.h
 * @purpose: CMSIS Cortex-M3 Core Peripheral Access Layer Header File
 * @version: V1.20
 * @date:    22. May 2009
 *----------------------------------------------------------------------------
 *
 * Copyright (C) 2009 ARM Limited. All rights reserved.
 *
 * ARM Limited (ARM) is supplying this software for use with Cortex-Mx 
 * processor based microcontrollers.  This file can be freely distributed 
 * within development tools that are supporting such ARM based processors. 
 *
 * THIS SOFTWARE IS PROVIDED "AS IS".  NO WARRANTIES, WHETHER EXPRESS, IMPLIED
 * OR STATUTORY, INCLUDING, BUT NOT LIMITED TO, IMPLIED WARRANTIES OF
 * MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE APPLY TO THIS SOFTWARE.
 * ARM SHALL NOT, IN ANY CIRCUMSTANCES, BE LIABLE FOR SPECIAL, INCIDENTAL, OR
 * CONSEQUENTIAL DAMAGES, FOR ANY REASON WHATSOEVER.
 *
 ******************************************************************************/

/* memory mapping struct for System Control Block */
typedef struct
{
  __I  uint32_t CPUID;                        /*!< CPU ID Base Register                                     */
  __IO uint32_t ICSR;                         /*!< Interrupt Control State Register                         */
  __IO uint32_t VTOR;                         /*!< Vector Table Offset Register                             */
  __IO uint32_t AIRCR;                        /*!< Application Interrupt / Reset Control Register           */
  __IO uint32_t SCR;                          /*!< System Control Register                                  */
  __IO uint32_t CCR;                          /*!< Configuration Control Register                           */
  __IO uint8_t  SHP[12];                      /*!< System Handlers Priority Registers (4-7, 8-11, 12-15)    */
  __IO uint32_t SHCSR;                        /*!< System Handler Control and State Register                */
  __IO uint32_t CFSR;                         /*!< Configurable Fault Status Register                       */
  __IO uint32_t HFSR;                         /*!< Hard Fault Status Register                                       */
  __IO uint32_t DFSR;                         /*!< Debug Fault Status Register                                          */
  __IO uint32_t MMFAR;                        /*!< Mem Manage Address Register                                  */
  __IO uint32_t BFAR;                         /*!< Bus Fault Address Register                                   */
  __IO uint32_t AFSR;                         /*!< Auxiliary Fault Status Register                              */
  __I  uint32_t PFR[2];                       /*!< Processor Feature Register                               */
  __I  uint32_t DFR;                          /*!< Debug Feature Register                                   */
  __I  uint32_t ADR;                          /*!< Auxiliary Feature Register                               */
  __I  uint32_t MMFR[4];                      /*!< Memory Model Feature Register                            */
  __I  uint32_t ISAR[5];                      /*!< ISA Feature Register                                     */
} SCB_Type;

#define SCS_BASE            (0xE000E000)                              /*!< System Control Space Base Address    */
#define SCB_BASE            (SCS_BASE +  0x0D00)                      /*!< System Control Block Base Address    */
#define SCB                 ((SCB_Type *)           SCB_BASE)         /*!< SCB configuration struct             */

#define NVIC_AIRCR_VECTKEY    (0x5FA << 16)   /*!< AIRCR Key for write access   */
#define NVIC_SYSRESETREQ            2         /*!< System Reset Request         */

/* ##################################    Reset function  ############################################ */
/**
 * @brief  Initiate a system reset request.
 *
 * @param   none
 * @return  none
 *
 * Initialize a system reset request to reset the MCU
 */
static __INLINE void NVIC_SystemReset(void)
{
  SCB->AIRCR  = (NVIC_AIRCR_VECTKEY | (SCB->AIRCR & (0x700)) | (1<<NVIC_SYSRESETREQ)); /* Keep priority group unchanged */
  __DSB();                                                                                 /* Ensure completion of memory access */              
  while(1);                                                                                /* wait until reset */
}

— 卡特
source

9

您找不到正确的信息，因为您在错误的位置。NVIC是核心的一部分，因此在ARM文献中已有记录。

ARMv7-M ARM的B1.5.16节详细介绍了Cortex-M3内核中可用的两种复位方法：本地复位和系统复位。系统控制寄存器（包括AIRCR）的存储器地址可在B3.2.2节（表B3-4）中找到。B3.2.6节中记录了AIRCR本身。在这里，您可以找到密钥的确切值，而不需要解锁重置功能。

但是，正如Katte所指出的那样，CMSIS包含专用功能来为所有所需的寄存器地址和值进行复位和宏定义。您应该熟悉它，因为它的源代码通常包含在其他任何地方都很难找到的信息（当然，手册除外）。

《 ARM Cortex-M3权威指南》第14.4节详细介绍了所有这些内容。如果您没有它，可以尝试使用Google图书进行阅读（并希望您所需要的页面不会被忽略）。

— 刺
source

0

如果有人仍在寻找这个问题的答案，我的解决方案将通过使用CPU的WatchDog模块来重置设备而有所不同。

快速提示-如果将倒数计数器重新加载到窗口之外，它将触发重置（因此重置几乎是即时的）。

— 沙哈尔·哈达斯（Shahar Hadas）
source