为什么我们没有很高数量的PCB(通常最多4-6层)?


16

似乎在制作越来越小的电路和组件方面已经进行了很多研究,但是到某个时候,我们将要设计实际上只有几个原子宽度的组件和板。

为什么公司要投入这么多钱来制作10平方英寸的4层电路板,仍然只有平坦的4层但也许是8平方英寸,而不是仅仅制作5平方英寸的8层电路板?(仍然可以完成8层,但是为什么不占用100层或更多层呢?)

同样的原理也适用于IC设计吗?IC通常仅是几层并散布成薄片,还是通常更垂直地构建?

*编辑:从评论中,对我来说显而易见的一件事是,在电路板设计中,您只能将元件真正放置在外部2层上。这将使内层不需要编织就可以了。那么在IC设计中,像英特尔处理器那样呢?外两层是否仍存在特殊组件,或者处理器比电路板具有更多的3D?


4
一句话:价格。
Winny

26
现在大多数PC主板为8层,16层甚至32层。
汤姆·卡彭特

1
我使用的一个无线电模块构建在12层电路板上。非常昂贵的模块,但是它比我迄今使用的任何其他模块都要好。
Dwayne Reid

处理器非常类似于电路板,其中的层与PCB上的芯片相似,分别是晶体管和类似物。然后,有许多金属层就像PCB中的其他层一样,“简单地”连接了所有东西。
old_timer

8
您为什么认为没有将如此高的层数用于专门的应用?
康纳·沃尔夫

Answers:


44

让我们来看看这个iPhone PCB。

在此处输入图片说明

请注意,这里没有任何痕迹,只有垫子上的设备在两侧到处都紧挨着。

这是HDI(高密度互连)。在此处输入图片说明

这很整洁。基本上,您需要支付额外的费用,才能在一侧或两侧的1-2个外层上蚀刻极小的特征。内层,无论如何大部分都是电源和接地层,使用常规的廉价工艺进行蚀刻。

将微小的微孔激光打孔到焊盘中,以将表面连接到下一个高密度层。还有盲孔和埋孔。

简化事情...标准PCB的主要问题是通孔。他们遍历整个董事会,吞噬了所有层的空间。您可以根据需要添加图层,但它们仍然充满漏洞!而且它变得昂贵。您不能将通孔缩小到小于钻头尺寸的范围,并且钻头必须足够坚韧才能实际...您知道,在不破坏的情况下钻整块板...所以它不能太小。此外,所有内容都必须正确对齐和注册。精密的东西并不便宜。

但是,微孔仅穿过一两个非常薄的层,因此可以用激光钻孔,并且孔可以小得多。这些以及盲孔/埋孔可释放其他层上的空间,并允许布设更多走线,并将元件放置在两侧。

这些技术的每一层都可以做更多的事情。


5
PS:激光通过过热来烧蚀材料,从本质上讲,它使事情变得乏味。您不希望这种情况发生在一个非常狭窄的孔的底部,使气体在密闭空间中膨胀,等等……
peufeu

23

我不知道您要查看哪个板,但是绝对可以在经济上可行的情况下使用较高的层数。您最近看过PC或手机的主板吗?我经常从事具有6到12层PCB的紧凑型专用产品的研究。特别是,高引脚数的BGA封装仅需要一定数量的层数即可建立与内球的连接(也称为“扇形”)。

但是您的部分问题没有道理。通常,您不能将具有四层的10平方英寸的板替换为具有8层的5平方英寸的板-它不能那样工作。请记住,组件只能安装在外部的两层上,这对PCB的面积设置了一个下限。这些组件与内层布线之间的连接需要过孔,这些过孔也会占用外层的面积。盲孔和埋孔可在某种程度上减轻布线所需的面积,但它们也会增加额外的处理步骤并增加电路板成本。

在许多情况下,电路板的尺寸取决于组件数量,而取决于外部连接器的位置等,从包装(和用户体验)的角度来看,这种尺寸最有意义。例如,如果使用单个“超大” PCB从包装盒的前部一直延伸到盒体的后部,这可能是有道理的,因为这样可以避免制作两个单独的组件并在它们之间进行布线的费用。这样,设计人员便可以“奢侈地”将组件散开一点并使用更少的层。使用这种方法,最终BOM成本通常最低。


回应您对IC设计的修改:实际上,IC仅具有一层有源组件,这比两面PCB的限制更为严格。但是,有源层的最小特征尺寸通常比上面的金属布线层的最小特征尺寸小得多,因此具有多个布线层具有很大的好处。

限制因素成为事实,即从任何布线层到有源层的通孔都必须穿过所有下部布线层,从而限制了实际上可以在这些下部层上进行多少布线。因此,最低层倾向于仅用于“最本地”连接,较高层倾向于用于更远距离的连接和全局连接(例如电源和时钟信号)。


21

作为印刷电路板设计师,我可以说这全都是成本。我已经设计了多达56层的电路板,但这是一个非常特殊的情况,因为成本与性能无关紧要。另一个限制是板的厚度。所使用的层压板只能这么薄,当您将所有层添加到14-16层以上时,板的厚度开始超过1.6mm的标准,而对于我设计的56层板,厚度超过5毫米 如果使用通孔组件,则会遇到这样的问题:这些部件的引脚长度设计为适合厚度不大于2mm的电路板;如果超过此长度,则将没有足够的引脚可焊接,因此会失败通过IPC的组装质量标准。

当涉及到IC设计时,层的概念略有不同,因为制造主要通过沉积来进行,但是以与PCB相同的方式,每一层都增加了制造时间,因此增加了成本。


11
+1如果我要问,这56层板是干什么用的?(只是好奇。)
HaLailah HaZeh

1
@HaLailahHaZeh我见过的最高层板超过40层,并装有(当时)最高门数的FPGA中的12个用于科学计算。具有数百个BGA引脚的巨大芯片,所有这些引脚都必须相互连接以及PCB上的连接器。PCB专家可能无法进一步讨论他们的项目,但是您可以猜测该项目是专门的,小批量,高预算的,并且有成千上万的网在某些非常大的芯片之间布线,可能涉及FPGA或ASIC除了一些更常见的芯片外。
亚当·戴维斯

@HaLailahHaZeh,我工作了几年,设计了ATE(自动测试设备)板,更具体地说,设计了可以作为ATE与需要测试的半导体之间的接口的板。在这种情况下,该板将测试大型机处理器,该处理器是具有3800多个球的BGA。具有这么多层的原因是该器件的功耗很大,并且在内层上需要多个2oz的铜才能抵抗每个电源分支上300A的电流峰值。其余的是GND和大约15个信号层。
PCB专家

14

我们的确是。如果不厚的话,PCB的厚度为16层。

IC是一层晶体管,然后是16-32层导线。
2.5 d IC是彼此叠置的堆叠,硅晶片之间具有互连。
3-d IC实际上会具有多层晶体管,但是我不确定有很多制造商这样做。

试图将层次降到最低的主要原因仅仅是成本。制造很多东西时,每一分钱都会花费。更多的层=更多的时间和更多的成本。当您需要这些图层时,就需要它们,如果您有绿色,它们就会在您身边。


3d闪光灯会计数吗?它使用多达64个单元的列来增加密度,但是我不确定列中与芯片基层上是否有除实际电荷陷阱以外的东西。
Dan Neely

1
@DanNeely是,3d闪光灯算作完整3d。据三星称,他们使用v-nand技术最多可以完成100层。我认为他们在每一层都有控制逻辑。否则,抽出那么多数据将非常缓慢。samsung.com/semiconductor/products/flash-storage/v-nand
horta

5

降低成本是主要原因。

在80年代中期的大型机中,我们的母公司购买了一个20万平方英尺的工厂,该工厂制造了50层MOBO大小的微网格轨道,这些板的压力机很大,更不用说装满液体金化学物质的大型垃圾桶大桶了,用于全浸镀。

过去,我每个月都购买PCB进行研发和批量生产,因此成本估算可以减少到几行规格,基本上是铜的总重量或厚度和面积*层数。因此,增加层数会增加成本,除非更薄。增加的成本超出了布线规范,孔的数量和尺寸,并且在正常的8/8密耳以下,现在下降到了3/3百万,这是目前的差距。

在性能上更换大型机的成本就像一台高端PC,其成本仅为大型机所有权的0.02%。

在我看来,90年代的经验法则是在1盎司铜的所有层上每平方5美分


4

制成的最薄的PCB预浸料相当于每层约2密耳,因此,超过约30-32层(且无芯)将需要比通常的1.6mm厚的板。

14层板与4层板每cm ^ 2的成本在数量100中约为5-6:1,在数量10中约为12:1,换句话说,安装成本以及可变成本都很高。

您只能使零件彼此靠得很近,因此节省的成本是真实的,但数量有限,层数更高。通过使用最小的封装(例如BGA或芯片级封装)和最小的无源器件(小于0201),使用非常细的线(例如3或4 mil),盲孔,埋孔,微孔,也可以实现节省。 ,省去了指示符打印。这些东西中的每一个都花费更多,并且需要更高水平的技术才能达到相同的可靠性。

通常,相同连接的高层板的成本更高(在更多的接地层上性能可能会更好,所以我不说等效的功能)并且固定成本更高,因此在小批量或廉价设备中不太可能看到。

以智能手机为例,它的成本是合理的,但是大多数产品不需要(或负担不起)使用最小的IC和尽可能紧密地塞在一起的其他封装。

据我了解,IC可能会使用许多(几十个)金属层进行连接(复杂的数字IC,例如CPU,可能有超过十亿个晶体管,而不是简单的模拟芯片)。


3

2层(带PTH)解决了一个问题:走线不能在不利用某些组件(或电桥/零欧姆/ ...)穿过的情况下交叉。

3层解决了一个问题:低电平或高频信号走线的接地回路与走线本身在不同的路径上,从而导致接地环路,不确定的走线阻抗,电感耦合和不良屏蔽。接地层或多或少等于完全平行的接地回路走线(因为它形成了最低电感环路)。

有4层解决的问题:配电布线占用了信号走线的空间并增加了复杂性。

5层解决了一个问题:低电平或RF模拟电路与数字(脉冲)和/或电源电路共享一个地,而由后者引起的最轻微的地移会被前者严重放大。

除此之外,任何其他事情都只是在满足额外的复杂性和/或额外的电源轨...


2

有许多因素决定了层数:

1。权力分配。

在中等复杂的板上看到6个或更多的电源轨并不少见。正确的分配可能是一个很大的挑战(特别是如果存在高速链路,例如PCI Express,4倍甚至10倍光纤通道,Infiniband,10G以太网,SMPTE292或更快的速度)。

仅电源要求可能需要多层。我在14年前设计的Director级Infiniband交换机在交换机节点板上的电压为1.2V @ 100A。用于驱动平视显示器的高亮度LED在〜4.5V时耗时15A。这些类型的需求推动了多个电源层和接地层的孤独。在这种情况下,8层电源并不少见。

2。高密度布局。

除了层数之外,过孔也是成本驱动因素。如果可以减少通孔数量,则增加几层的成本可能会更低。通孔的尺寸也会增加成本。尽管通常最小的0.3mm的孔尺寸通常不会增加太多成本,但绝对超过板厚的长宽比与8:1的通孔尺寸之比绝对可以,因为制造商知道这将大大增加钻头的断裂。这有点像鸡肉和鸡蛋,因为增加的层数可能会增加最小孔的大小。

3。许多高速互连。

出于多种原因,高速线对与单层路由(仅通过两端的突破)配合使用时效果最佳。考虑具有2个独立DDR3 2100互连的PCB,32条PCI Express通道的速率为8Gb / s;所有这些都需要多个路由层。在混合信号(许多敏感模拟)环境中,这可能是非常具有挑战性的。

当然,我们选择的是最具成本效益的层数,但这通常不是最小可能的数,这可能会引入可靠性问题(人们想到了通过环形环尺寸的限制。

因此,答案是层数由应用程序确定。如果我们能摆脱4层,那就太好了。通常这是不现实的。


2

实际上,较高的层数是可能的,并在某些应用中使用。

但实际上,这归结为成本和可靠性。

您需要了解PCB制造过程才能真正掌握这一点。事实是,添加的每一层都增加了制造的堆叠无法通过功能测试的可能性。特别是,各层之间和各层之间的互连可能并且确实无法连接。因此,在制造过程中会产生大量的废木板。层数越多,制造商的生产成本就越高,而这些成本当然会传递给您。

此外,即使其通过了制造测试,这些互连在现场失败的可能性也随着层数的增加而显着增加。

当然,添加另一层通常会更容易,尤其是使用当今的CAD工具,但是任何审慎的设计师都在努力通过降低层数来降低成本并最大化PCB自身的可靠性。通常,这意味着需要进行轻微的重新设计,巧妙的引脚分配,更改组件类型等。

添加另一层的决定通常是不得已的选择。

By using our site, you acknowledge that you have read and understand our Cookie Policy and Privacy Policy.
Licensed under cc by-sa 3.0 with attribution required.