255 Tbit / s在光纤通信中如何处理？

我从未理解过如何在从电信号到光信号的转换方面达到新的打破记录的数据传输速度。

假设我们有255 Tbits的数据，并且我们想在一秒钟内传输它。（这是现实生活中的成就。）您将255 Tbits存储在255万亿个电容器（即RAM）中。现在，我们有望能够连续读取每一位，查询每一位，以便一秒钟后我们已读取全部255万亿个。这显然不是3 GHz处理器精心策划的。

接收端呢？脉冲频率为255 THz，但是电子设备尝试读取输入信号的刷新率到目前为止不是255 THz。我能想象的唯一一件事就是成千上万个处理器，它们的时钟信号时分复用（延迟）了少于0.000000000001秒。尽管如何实现这种多路复用也使我回到了这个千倍频率差异的问题。

不必担心会把事情推向极限的研究论文，首先要了解您面前的事物。

家用计算机中的SATA 3硬盘驱动器如何使6 Gbit / s的串行链路中断？主处理器不是6 GHz，硬盘中的主处理器肯定不是6 GHz，因此从您的逻辑上讲这是不可能的。

答案是处理器不会一次坐在那里，只有专用硬件称为SERDES（串行器/解串器），它将较低速度的并行数据流转换为高速串行数据流，然后再返回到另一端。如果以32位的块工作，则速率低于200 MHz。然后，该数据由DMA系统处理，该DMA系统自动在SERDES和内存之间移动数据，而无需处理器参与。处理器所需要做的就是指示DMA控制器数据在哪里，发送多少数据以及在哪里放置任何答复。之后，处理器可以关闭并执行其他操作，一旦完成工作，DMA控制器将中断。

而且，如果CPU将其大部分时间都花在空闲上，则可以使用该时间来启动在第二次传输中运行的第二个DMA和SERDES。实际上，一个CPU可以并行运行这些传输中的许多传输，从而为您提供相当健康的数据速率。

好的，这是电气的而不是光学的，它比您询问的系统慢50,000倍，但适用相同的基本概念。处理器只处理大块数据，专用硬件以小块数据处理，只有一些非常专业的硬件一次处理1位数据。然后，您将许多这些链接并行放置。

其他答案中暗示了这一点的一个较晚的补充，但并未在任何地方明确说明：比特率和波特率之间的差异。比特率是数据传输的速率，波特率是符号传输的速率。在许多系统上，符号以二进制位传输，因此两个数字实际上是相同的，这就是为什么两者之间可能会有很多混淆的原因。

但是，在某些系统上使用了多位编码系统。如果不是在每个时钟周期内通过导线发送0 V或3 V，而是为每个时钟发送0 V，1 V，2 V或3 V，则您的符号率是相同的，每个时钟1个符号。但是每个符号都有4种可能的状态，因此可以保存2位数据。这意味着您的比特率已增加了一倍，而没有增加时钟速率。

我所知道的现实世界系统都没有使用这样的简单电压电平样式的多位符号，现实世界系统背后的数学原理可能会非常讨厌，但是基本原理保持不变。如果您有两个以上的可能状态，则每个时钟可以获得更多位。以太网和ADSL是使用这种编码类型的两个最常见的电气系统，几乎与任何现代无线电系统一样。正如@ alex.forencich在其出色的回答中所说，您询问的系统使用的是32-QAM（正交幅度调制）信号格式，其中32个可能的符号表示每个传输的符号5位。

看来您是专门指http://www.nature.com/nphoton/journal/v8/n11/full/nphoton.2014.243.html。可以在这里阅读：https : //www.researchgate.net/publication/269099858_Ultra-high-density_spatial_division_multiplexing_with_a_few-mode_multicore_fibre。

在这种情况下，它比“光信号”稍微复杂一些。有问题的链接使用多种形式的并行性来实现255 Tbps的数字：

• 密集波分复用技术以50 GHz的间隔（在1550 nm C波段中约0.8 nm）将50个不同的波长塞入光纤，每个波长载有数据的1/50。

• 所使用的光纤是定制的7芯，少模光纤，每个纤芯具有3个模，每个模具有2个偏振，用于7 * 3 * 2 = 42个独立（或多或少）通道。光纤的卖点似乎是核心之间的隔离度非常好，因此接收器仅需分别均衡每个核心的模式和极化之间的串扰（7个并行6x6而不是42x42）。

然后，他们为所有42 * 50通道使用24.3 Gbaud 32-QAM信号格式（每个符号5位，24.3 * 5 = 121.5 Gbps），总带宽为0.1215 * 42 * 50 = 255.15 Tbps。

现在，这些家伙实际上在这里有点作弊：他们拿了50束激光，将它们多路复用，用一个IQ调制器对其进行调制，然后用固定的延迟对偏振和相邻信道进行解相关，以使用独立的发射机进行仿真。因此，它实际上只是一个121.5 Gbps的信号，并行重复2100次。传输的信号可能只是一个伪随机二进制序列（PRBS），它是动态生成的，不会从内存中读出。或者可以在高性能任意波形发生器中从快速SRAM或DRAM阵列中读取它。

在接收端，需要通过补偿每个内核中的模式和极化之间的串扰并应用纠错来对数字信号进行处理以恢复原始数据。该论文确实提到了一个200 Tbps的净数字，它是编码进行传输之前的数据速率（类似于1000BASE-X千兆以太网在编码之前为1 Gbps，在编码之后为1.25 Gbps，或者PCIe在之前为2/4 / 7.877 Gbps的方式）。编码和2.5 / 5/8 Gbps之后），但目前尚不清楚它们采用哪种编码和前向纠错方案。

看起来他们并没有构建实际的接收器，而是使用两个带相干检测器的高速示波器来捕获原始数据，然后离线进行信号处理和均衡。他们还必须进行奇特的时间交错捕获，因为他们必须同时对每个光纤纤芯的所有3种模式进行相干检测，但是他们只有2个快速示波器。甚至这种设置也只允许它们一次在1个光纤芯上接收1个波长-729 Gbps，并且只能短脉冲。

但这一切都很好，因为纸张是关于纤维的，而不是实际的链接。

TL; DR：255 Tbps的数字有点令人误解-他们没有构建具有此功能的收发器，但是他们评估了使用2100份121.5 Gpbs信号和一个接收器制作的多核光纤。

忽略所讨论的特定传输的细节（@ alex.forencich已经详细讨论过），考虑更一般的情况似乎很有用。

尽管这种特殊的传输通过光纤达到了255 Tbps，但是极快的光纤链路已经在常规使用中。我不确定确切有多少部署（可能不是很多），但是有OC-1920 / STM-640和OC-3840 / STM-1280的商业规范，传输速率分别为100-Gbps和200-Gbps 。这比该测试所显示的速度慢了大约三个数量级，但是按照大多数常规方法，它仍然相当快。

那么，这是怎么做的呢？使用了许多相同的技术。特别是，几乎所有进行“快速”光纤传输的事物都使用密集波分复用（DWDM）。从本质上讲，这意味着您从（相当）大量的激光器开始，每个激光器都传输不同波长的光。您将比特调制到这些比特上，然后将它们全部通过同一根光纤一起传输-但是从电气角度来看，您是将大量完全独立的比特流馈送到调制器中，然后以光学方式混合输出，因此那些不同颜色的光同时穿过同一根光纤。

在接收端，使用滤光器再次分离颜色，然后使用光电晶体管读取单个位流。

尽管我仅显示了7个输入/输出，但实际系统使用了数十个波长。

关于发送端和接收端的处理：嗯，有一个理由是骨干路由器价格昂贵。即使单个内存仅需要提供总带宽的一小部分，您仍然通常仍然需要相当快的RAM-路由器中相当快的部分使用相当高端的SRAM，因此此时数据来自门，而不是电容器。

可能值得注意的是，即使在较低的速度下（无论采用何种物理实现，例如DWDM），传统上也将电路的最高速度部分隔离为几个小部分。例如，XGMII指定10吉比特/秒的以太网MAC和PHY之间的通信。尽管物理介质上的传输是每秒（每个方向）每秒传输10吉比特的比特流，但XGMII在MAC和PHY之间指定了32位宽的总线，因此该总线上的时钟速率约为10 GHz / 32 = 312.5 MHz（从技术上讲，时钟本身是它的一半，它使用DDR信号，因此时钟的上升沿和下降沿都有数据）。只有在PHY内部，任何人都必须处理数GHz的时钟速率。当然，XGMII不是唯一的MAC / PHY接口，