电流源，电流源

我是一名学习电子学的学生，但我难以理解电流源和电流吸收背后的概念。我们已经在实验室中使用7404和LED以及所有其他内容对其进行了介绍。只是难以对正在发生的事情有一个直观的了解。

如果有人可以解释一下，将不胜感激。

可以肯定的是，我了解电流，从输入到输出，反之亦然的过程。只是不知道为什么一个人比另一个人更受青睐，以及与浮动Hi输入有什么关系，或者为什么我不想拥有浮动Hi。

输入将不胜感激。

谢谢！

简短版：电流源将物体连接至Vcc，电流吸收器将其接地。

更长的版本：以下是微控制器和TTL逻辑中使用的电流源/吸收器的实用说明。有关更多理论上的描述，请参见当前资源上的Wikipedia页面。

一些设备非常擅长建立接地连接。（或系统中最低的电压，例如0V）。其他设备非常擅长建立到Vcc的连接。（或系统中的最高电压，例如+ 5V）

那些良好接地的设备称为电流吸收器。擅长连接Vcc的器件称为电流源。直到最近（过去十年左右），集成电路才善于兼而有之。大多数人擅长于吸收电流，但可怕地是作为电流源。因此，许多电路都经过了设计，因此芯片所需要做的就是接地，以使电路发挥作用。许多芯片仍具有不对称的电流驱动能力，并且切换到接地要比切换到Vcc更好。

对我来说，电流源和电流的一个很好的例子是PNP和NPN晶体管的标准“开关”配置。PNP是很好的电流源：您几乎总是将其发射极连接到Vcc，然后将其打开/关闭。NPN是一个很好的电流吸收器：其发射极几乎总是接地，并且它可以接通/断开接地。

为什么选择一个而不是另一个通常取决于可用零件的功能。例如，RGB LED通常是“共阳极”类型，其中阳极（正极引线）连接在所有三个LED元件上，因此要打开一个元件，需要将其引线接地。您可以在微控制器上使用三个引脚（或三个NPN晶体管）来执行此操作，它们将充当电流吸收器。

晶体管就像水阀。它们可以阻止水流，也可以允许水流通过它们。

电流源和电流吸收器均在输出端具有这些阀，以阻止电流或允许来自外部设备的电流。区别很简单：

• 电流吸收器具有一个内部连接到低压的阀
• 电流源具有一个内部连接到高压的阀

如果将电流吸收器连接到与低压连接的组件，则不会发生任何事情。两侧的压力相同，因此无论阀门是打开还是关闭，都不会有电流流过。

$\Omega$

$\Omega$
$V_{CC}$

添加到todbot的答案。您看到的认为在电流吸收方面表现更好的原因并不是随心所欲的，晶体管在物理上比旧工艺快了一个步骤。我也相信它的电子迁移率更高，但这可能有点太多器件物理学。-最大

如果您的输出是灌电流或灌电流，则表明该设备正在积极尝试将该输出上的电压驱动到电源轨之一；采购时为正电源，下沉时为接地。即，相对于电源线之一，输出处于低阻抗。

浮动线是一种对电源/接地系统具有高阻抗的线。浮动输入的行为有点像小天线，并会吸收电路中的随机噪声。这就是为什么未使用的输入应拉至+ V或接地的原因。无论如何，大多数输入都是高阻抗的。

如果要将标准CMOS输出连接到下一设备的输入，则不必担心太多，因为CMOS输出级会将下一设备的输入驱动为一个或另一个逻辑电平。输出级具有两个晶体管，一个可以将输出驱动到+ V轨，另一个可以将其接地。

但是，当您具有“集电极开路”（OC）或“漏极开路”（OD）输出级时，可能会遇到问题。这些设备基本上只能将输出拉至地。当输出为逻辑低电平（零伏）时，随着输出吸收电流，下一个设备的输入将保持接地。但是，当输出需要为逻辑“ 1”时，输出晶体管将关闭，从而为您提供一个浮动输入。因此，通过这种连接，您通常会看到一个上拉电阻，以确保输入电压不会随即将发生的EMI波动。电阻值通常会越小越好，以免影响OC / OD输出的电流吸收能力。

另一种常见情况是“三态”输出。这些器件具有两个晶体管输出级，因此无需借助上拉电阻就可以驱动“ 0”或“ 1”逻辑电平，但是该器件内部存在可以关闭两个输出晶体管的控件，因此“ hi-Z”输出条件。如果将单个三态输出连接到单个输入，并且条件允许输出进入三态模式，则会出现另一种情况：浮动输入。在这种情况下，您可能还会看到一个上拉电阻，其原因与OC器件相同。但是，三态输出最常在“总线”情况下看到，其中几种器件之一断言逻辑电平，而其他所有器件均处于其高阻态。检查原理图，然后