并联MOSFET：我可以使用一个公共栅极电阻，还是必须为每个MOSFET使用一个单独的电阻？

在计算单个MOSFET的栅极电阻时，首先将电路建模为串联RLC电路。其中，R是要计算的栅极电阻。L是mosfet栅极和mosfet驱动器输出之间的走线电感。C是从MOSFET栅极看到的输入电容（在mosfet数据手册中以给出）。然后，我计算出适当的阻尼比，上升时间和过冲的值。$C_{iss}$R

当存在多个并联的mosfet时，是否更改这些步骤。是否可以通过不为每个mosfet使用单独的栅极电阻来简化电路，还是建议为每个mosfet使用单独的栅极电阻？如果是，我可以C作为每个MOSFET的栅极电容器的总和吗？

^{模拟此电路 –使用CircuitLab创建的原理图}

特别是，我的目标是驱动由TK39N60XS1F-ND制成的H桥。每个分支将有两个平行的mosfet（总共8个mosfets）。MOSFET驱动器部分将包括两个UCC21225A。工作频率将在50kHz至100kHz之间。负载将是电感为31.83mH或更高的变压器的主要部分。

取决于，而取决于您的真实电路而不是您想要的电路

^{模拟此电路 –使用CircuitLab创建的原理图}

您的实际布置将创建类似这样的东西（会有其他一些杂散电感，但现在可以这样做）。

如果您在闸门充电/放电时考虑电流，它将是

2. MOSFET驱动器
3. 门极电阻
4. MOSFET的分路
5. 通过每个MOSFET源
6. 结合共同参考
7. 通过一些路径返回到MOSFET驱动器

这个循环是您需要保持平衡并理想地最小化的循环。想象一下，如果由于不良的布局/跟踪/布线，右侧FET的源极在栅极和/或源极上的电感是原来的10倍，它将切换得更慢，这意味着左侧FET将经历更多的瞬态响应。

在大功率器件中，每个管芯使用一个较小的单个栅极电阻，然后将所有器件并联，但它们确实使布局真正紧凑，并且同样可以控制非常匹配的器件的MOSEFET / IGBT批特性。如果您不能这样做，那么最好有一个单独的栅极电阻。

通用基板上的并联IGBT芯片

单独的栅极电阻的好处是，如果您需要根据其他观察结果调整一条支路的响应，则可以

由于VGS（TH）的变化，不建议共享一个电阻。使用单独的电阻器，FET的开关将更并发。

电阻很便宜，所以我想说这是不值得的，但故障不会立即发生。如果两个FET的Vgs相同，则流经Rg的峰值电流将增加一倍，而电阻器并不擅长脉冲电流。

FET的Vg可能非常随机。如果FET的Vgs不同，则它们以稍微不同的电压导通，因此一个FET在吸收足够的电流以完全导通的同时，减缓了电压上升的速度，然后电压又开始上升，另一个FET将导通。首先打开的设备将在其他设备打开之前自行导通。

记住要在电路中留出很大的净空，因为FET上的电流共享不是完美的。并且也不依赖于FET二极管，因为二极管可怕地共享电流。