当我只需要20Mbps时为什么不实现1Gbps？

背景

我正在与一个大型项目的客户合作，该项目需要设计定制的联网芯片来解决项目内的数据传输要求。该网络旨在通过单根双绞线电缆将小的数据包从一个PCB发送几英寸到另一个PCB。我们将设计和指定网络协议，另一家公司将负责芯片的实现。

我估计节点之间的20Mbps数据速率将轻松应对需要发送的数据量，如果将来数据量增加，则还有足够的净空。

问题

客户端问我为什么只指定20Mbps。为什么不像1Gbps？那会更好吗？凭直觉，我觉得将数据速率大大提高到超出所需的水平是一个坏主意。最初，我认为电缆需要屏蔽（我不希望这样做），但是在查看以太网电缆类别时，我发现千兆以太网可以在Cat 6电缆上运行，而无需屏蔽。

其他限制

• 该项目极度受空间限制，除非磁性元件很小（最大0603），否则我们是否没有空间容纳磁性元件。
• 电缆必须尽可能细长和柔软。
• 该设备将使用插入式电源运行，因此没有特别的低功耗要求。

题

在芯片设计，布线和其他任何方面，可能会遇到1Gbps的问题，而20Mbps的问题不会那么严重吗？我应该接受客户的建议以1Gbps的速度实现网络，还是应该坚持只实现所需的条件？

我们处于严格的保密协议之下，所以我不能提供太多有关我们要求的细节。但是，如果需要澄清，请发表评论。

原因如下：

功率

更快的速度意味着更多的动力。您不仅需要更快的模拟电路，这会消耗更多功率，而且围绕它们的所有电子设备都需要更快。您的数字系统，锁存器，时钟管理等。如果通过使用多级信令获得1 Gbps的速度，那么您现在需要更好的ADC和DAC。您可能需要开始处理更复杂的过滤。您可能开始需要FEC，这也需要跟上。

芯片尺寸

更快意味着更多的持续发展。您需要更好的时钟稳定性，这意味着更大的电路。您需要更好的时序，这意味着更复杂的时钟恢复系统。您可能需要切换到使用DSP进行通道均衡。您可能需要的FEC需要芯片空间。

环境敏感性

如果您从几十兆波特切换到千兆位所需的任何带宽，您将对环境更加敏感。在几十兆赫下可能不明显的微小失配在较高频率下会变成谐振短截线。反射可能会开始导致间歇性的性能。多年来因滥用而造成的刻痕电缆（我不知道您产品的应用环境）可能会降低速度，但随着速度的提高，性能会下降。

设计工作

我认为从我上面讨论的所有其他问题中可以明显看出，设计更快的通信链接的时间和精力非常重要。仅此一项就足够了。

电磁干扰

更快的速度意味着满足EMI要求可能会更加困难。

TTL（单端，无端）信号可以轻松处理20 Mbps或更高的速度-例如，以SPI为例。如果您只走了几英寸，带状电缆和IDC连接器（或某种背板）将使您从一板到另一板。

1 Gbps使您进入必须处理阻抗控制的走线，连接器和电缆的领域。接收器将需要使用PLL / DLL技术来保持同步并分离时钟/数据，而在较慢的速度下，正常的同步逻辑就足够了。如果您确定20 Mbps在可预见的将来就足够了，那么50倍的过大杀伤力和额外的麻烦根本不值得。

我曾经（大约25年前）设计了一种定制的串行总线协议，用于电信机架中的板对板控制和板间状态。I ² C和SPI 之间的交叉点-单向信号（例如SPI），但是嵌入式设备地址（例如I ² C）。

显而易见的问题是：“ 1 Gbps意味着1000BASET以太网吗？” 如果那是客户的想法，那么您的要求就是“我们没有像磁性一样的空间”的要求马上就确定了。以太网确实在物理层上使用了磁性材料，几年前当我设计接口时，磁性材料是大约1英寸立方体的一部分。

您说您正在使用FPGA，但没有说出谁。如果要使用Xilinx，则应注意，当前模型本身就支持LVDS，这对于您的目的而言似乎是理想的。早期的LVDS系统（高清电视）以122 Mbps的速度运行，如果您确实需要，该技术可以超过Gbps。由于存在差异，并且假设您的两块板都没有使用过大的浮动接地，抗扰度非常好。

至于您对时钟频率的特定选择，增加超出您认为所需的余量是将来可以节省培根的决定之一，因此我不排除选择100 MHz之类的东西，但这取决于您。您可能使客户熟悉Roberge的定律（Jim Roberge几十年前是MIT的一位著名电气工程教授）：“那些要求带宽超过所需带宽的人应该得到他们应得的东西。” 诚然，他在谈论伺服系统，但是该原理在相当广泛的学科中仍然很好。

您描述的应用程序无意直接跳入定制的硅解决方案。价格适中的FPGA技术可以轻松处理您期望的数据速率，并且如果您确实认为需要这种协议，则可以对FPGA进行编程以实现特殊协议。

很多时候，您应该考虑一个标准的物理层，然后在此之上构建自定义协议。对于20Mbps的净通信信道带宽，您应该计划一定数量的协议开销，因为成帧，错误检查编码和同步会消耗掉您的某些带宽。因此，也许考虑使用更高的原始带宽来适应此开销。

一旦您的设计得到验证，就可以去FPGA供应商，让他们从FPGA编程中生成硬芯片设计。这种方法减轻了所有早期开发风险，并降低了整个NRE成本，这要比“仅仅因为看起来酷而投入定制硅片”大。

实际的问题是，为什么在所有内容都已经存在的情况下设计协议。

对于Ethenet解决方案，您需要10/100而不是1GbE，因为它仍然便宜一点并且易于布局。顺便说一下，以太网可以正常工作。但是它确实需要MAC，这可能是额外的IC。还是您有一个微控制器？

20Mbps是适合Rs485或类似层的东西，它甚至更便宜，更简单。双绞线随附各种电缆，或多或少具有挠性，带有连接器或仅焊接到您的PCB。

啊，最重要的是。搞定1Gb更容易。但是，如果他们需要进一步增长的空间，那么限制就更少了。

底线：您需要了解您的系统要求。

我建议最容易成功且软件开销最少的最简单方法是实现100Mbps以太网连接。当距离较小时，您可以在不涉及任何磁性的情况下实现此功能。

这是有关Intel 8255 PCI-以太网控制器的信息的开始，以及有关无磁性连接的应用说明。
我不建议您使用8255，但是您可以很容易地使用任何FPGA来获得IP（10/100 / 1000Mbps），并且已经过调试。

假设您有处理器，则支持标准以太网控制器是实现点对点网络的非常省力的软件方法。
我们在英特尔的专用主板上使用了大量此类点对点连接，它们易于调试且非常可靠。

这里的答案是技术性的，我给出了需求工程的观点：

我的看法很简单

• 您至少需要20Mbps才能使其正常运行，因此请不要为应用程序指定20，而应指定“ 20或更多”。

• 任何更快的硬件也可以满足您的要求

• 如果由于现有标准，更快的硬件更便宜/更容易开发，那么这些标准也可以满足您的要求。

• 如果客户想要更多，请尝试找出其背后是否有其他原因（可能是他们已经在计划升级，并且希望在交换时保持板之间的兼容性）

功率，信号完整性和时序。我在一个具有25 gbps接口的芯片上工作，这意味着1.6 GHz的时钟速率和一吨的功率。如果我们可以以19.2的频率运行，则时钟速率应为1.2 GHz。每个时钟周期大于200ps的额外余量，那将是巨大的帮助。

我从未做过电路板设计，但我希望20 Mbps没问题。1 Gbps仍然不那么难，但是比20 Mbps难得多。