Answers:
这是“扇出”或“扇入”的问题。因此，您的理论或多或少是正确的。但是，使用三态输出还有一个好处，就是可以将它们连接到总线上！如果您使用CMOS多路复用器，则无法共享输出打开的电线，如果您使用三态设备，则可以与其他总线设备共享总线（例如在仲裁器的控制下）... RAM，请考虑“内存总线”。
如果在每个存储单元中建立一个使用三态驱动器读取的矩形存储阵列，则一个解码器电路可以控制一行中的所有单元。人们将需要围绕阵列周边的电路来对其进行控制，但是控制电路的数量将与sqrt（N）* lg（N）成比例。相比之下，如果试图将所有存储单元馈入多路复用器，则最终将需要更多的电路。
基于多路复用器的方法确实具有一些优势。如果一个人使用双向复用器构建一个1兆字的存储器，那么每个位将必须通过20个复用器，但是如果每个复用器都包含一个锁存器，则可以实现非常高带宽的流水线存储系统。执行任何特定的读取操作将需要20个周期，但在100个周期中，可以开始100次不同的读取。由于信号不必在每个周期中走得太远，也不需要驱动任何大型总线，因此周期率可能会非常高。
最终是否使用多路复用器或总线的问题与在远距离发送信息时是否使用数据转发器的问题有些相似。一方面，数据中继器增加了延迟。另一方面，在一段铜的一端进行信号转换而在另一端引起转换所需的时间与长度的平方渐近地成比例（因为增加长度会同时增加电阻和电容）。在长导线的中间添加一个中继器可能最终会提高速度，因为从长远来看，将替换为两个较短的中继器，它们之间的延迟时间是较长的四分之一至一半。
如果要在不提高行和列驱动器电路的“卷度”的情况下使存储器阵列的宽度和长度加倍，那么切换行和列所需的时间将增加一倍以上。相比之下，如果要使用四个较小的存储阵列并对输出进行多路复用，则只会增加访问时间常数。更快的存储器被细分为由多路复用器连接的更多小阵列。便宜的存储器使用较少的多路复用器，但速度却不如以前。