8层PCB的PCB堆叠

我们正在考虑为我们正在设计的8层PCB提供以下堆叠。

我们想要的这种叠加方式是将信号路由到大约 在第6层上使用8mils的迹线之间的间隔，使3ns的上升时间达到-26dB左右。

问题：

1. Lyr5＆Lyr6和Lyr6＆Lyr7之间的3mil间距是否常见？
2. 你们看到这种堆叠有任何可能的电气或制造问题吗？

要回答您的问题：

1. 使用稀薄的预浸料并不少见，例如，在您的情况下，标准的1080预浸料接近3mils的厚度。（可在此处找到最常用的厚度列表）

2. 我看到的问题是您使用的不是所有制造商都愿意使用的构造结构。值得指出的另一件事是，您具有不对称的层分布，这意味着在组装过程之后，您可能会遇到电路板平坦度问题。您可能最终得到形状像香蕉的木板。

我的建议是与您选择的制造商联系，并请他们批准您的堆叠，并确保您指定所需的限制。这是您获得所需答案的唯一方法。

AFAIK的“堆栈”将在PWB商店中称为“上叠”。

您在进行计算时遇到的问题是它没有公差。您需要找到最坏的情况，因为这将是第一批产品。随着玻璃/环氧树脂比率的变化，包括Er在内的所有参数都是可变的。您需要确定拐角处的情况。您还存在许多未解决的问题，因为您实际上并不需要系数，需要噪声余量，而魔鬼在分割平面的细节中以及接地平面电感穿过过多PTH区域的问题以及如何解决。如果有任何铜以最小孔间距保留在平面上，则几乎没有。

最后，我们决定仅继续六层。我们向PCB制造商报价，他们告诉我们，从6层到8层将使PCB的成本增加近200％。我们能够继续进行6层，我们决定使用的堆叠如下：

该项目使用金属接地外壳。我们能够在第3层上路由“高频信号”，而在第1层和第4层上路由其中的一些信号。

谢谢，