稳压器的奇怪PCB布局

我正在对具有Xilinx Spartan 3E FPGA的电路板进行逆向工程，而VCCAUX由2.5伏稳压器供电。下面是该电路的稳压器部分的PCB布局，对我来说有些东西似乎很难。

我为可怕的像素致歉，这是我可以使用现有设备获得的最高分辨率。无论如何，标记为“ LFSB”的SOT23-5组件是Texas Instruments LP3988IMF-2.5线性稳压器。我从电路板布局中找出了以下示意图：

您可能已经注意到了我的困惑：我不知道为什么他们会在2.5伏稳压器的输出端直接放置一个316欧姆的电阻。这样做仅浪费7.9毫安。我似乎找不到这样做的任何理由。我想知道这是否是设计缺陷，并且该电阻实际上应该连接到PG引脚而不是接地。不过，我已经对原始PCB进行了三重检查，并且它肯定已接地并且PG引脚未连接任何东西。但是，如果这是一个错误，则可以解释为什么他们在电阻器的低端使用了一条单独的走线，而不是将其连接到那里的铜接地线。我还想知道调节器是否可能需要最小负载才能保持稳定的输出，但这种调节器不是这种情况。没有最低负载要求。我还考虑了可能为了FPGA的排序目的而更慢地启动VCCAUX的可能性，但是阅读数据表似乎也不适合-没有严格的排序规则来为Spartan 3E供电。

谁能想到有人故意在2.5V稳压器的输出两端直接放置一个316欧姆电阻的原因吗？我认为它可能是输出电容器的泄放电阻，但似乎这个值太低了。

编辑： 也许此附加信息将有所帮助。Spartan 3E的数据表规定了VCCAUX电源用于以下用途：

VCCAUX：辅助电源电压。提供数字时钟管理器（DCM），差分驱动器，专用配置引脚，JTAG接口。输入到上电复位（POR）电路。

— DerStrom8
source

您确定该电阻的一端接地了吗？该稳压器甚至不需要任何最小负载即可保持稳定。

— brhans

我绝对肯定电阻的下侧已接地。我忘了提一下，我还考虑了最低负载要求，但是正如您已经注意到的那样，该负载不适用于该稳压器。

— DerStrom8 8

我怀疑这与调节器不提供任何反向电流保护有关。根据经验进行选择，以使所有连接至输出的电容器放电速度比掉电期间输入电压下降的速度更快。

— 光子

@TimWescott不，2.5V仅用于FPGA的VCCAUX引脚，并且VCCAUX不用于为I / O供电。

— DerStrom8

@Justme是的，我测量了它。电阻上的代码为49A。EIA-96标准用于对1％SMD电阻器进行编码，其由数字代码1-96和后跟字母A / B / C / D / E / F / H / R / S / X / Y /组成Z. 数字代码表示值，字母表示乘数。在这种情况下，“ 49”对应于“ 316”，“ A”对应于乘数“ 1”。因此，该值为316 * 1 = 316欧姆。

— DerStrom8

Answers:

我会做同样的设计，以减少动态和静态负载调节误差。

原因的细节在数据表中显而易见。

看一下动态负载调节误差和输入阶跃调节误差。
我只能猜测设计人员会想到什么错误预算，但是每个LDO都有上述响应是很常见的，尽管该FET LDO具有出色的低功耗和低压差特性。
- 5mV误差{输入阶跃= 0.6V}，阶跃负载为1mA，阶跃负载为150mA时，误差为200mV *
- 静态负载调节误差仅在1mA以上额定为0.007％/ mA。这意味着低于1 mA时情况会更糟，并以7.6mA的虚拟负载来改善设计人员的满意度。它还可以改善上述的动态步进负载调节误差。*

该1mA电流可确保栅极驱动器的上升下降时间，以加快响应速度。7.6mA甚至更好，而在此之上的收益递减。

静态负载调节误差仅归因于LDO中使用的PFET的RdsOn除以其内部环路增益。无论是FET还是BJT，对于任何稳压器都是如此。但是，在某些负载（ESR，C）条件下，无限环路增益会增加稳定性误差或增加振铃，因此它是有限的。

腥？没门

— 托尼·斯图尔特Sunnyskyguy EE75
source

您也将获得更多经验。我有40年了。

— 托尼·斯图尔特Sunnyskyguy EE75

或者将步进负载视为步进电流吸收器，将LDO视为具有一定GBW限制的电压源。这总是限制任何线性驱动器甚至逻辑IC的驱动负载pF的压摆率。误差反馈中的这种滞后或斜率会在输出电压逐步增加或降低-负载电流时产生误差+/-毛刺。这是任何稳压器的标准稳定性测试。经常做10％到100％到10％，比0到100％可以得到更好的结果。因此，如果您的实际负载为0静态且为高动态，则进行预加载。

— 托尼·斯图尔特Sunnyskyguy EE75

它取决于应用的电流波峰因数和稳态负载（uA）。数据表中没有幻数，但我会以最大额定电流的5％作为预加载点作为起点，然后确认所有调节误差源（静态，阶跃源V和阶跃负载I）得出具有最佳变化余量的源部分是GBW。对于具有低Rx功率和高Tx功率但最小化浪费功率以实现载波猝发ON期间的RF稳定性的移动设备来说，这是必须考虑的问题。看来设计师也有同样的智慧，如150mA的5％是什么？

— 托尼·斯图尔特Sunnyskyguy EE75

@ SunnyskyguyEE75 “在1mA阶跃负载下出现5mV误差，在150mA阶跃负载下出现200mV误差” -我可以在数据表的图15/16中看到150mA阶跃负载响应，但是在哪里可以找到5mV误差的1mA阶跃负载响应？我已经仔细阅读了数据表，但似乎找不到了……

— marcelm

好眼@marcelm实际上是9.2.3线，步进+/- 0.6V，然后“ 5mV错误，负载为1mA，

— Tony Stewart Sunnyskyguy EE75，

正如其他评论所建议的那样，在2.5V电源轨从较高电源轨泄漏一些电流的情况下，将316欧姆电阻放置在此处以使电压调节器电路能够吸收一些电流。这种泄漏通常会导致调节器输出关闭并上升并升至更高电压。设计人员在允许的吸收能力与电阻器在稳压器上施加的额外负载之间进行设计折衷。

在复杂半导体器件的上电和断电排序过程中可能会存在泄漏条件，并且灌电流能力对于控制情况至关重要。

在某些情况下，电压调节器可能具有称为过压锁定的功能，如果输出上升过多，则会关闭调节器。这可能对系统操作有害，特别是如果监视电源正常（PG）指示器引脚以控制复杂板上的稳压器链。电流吸收电阻可起到防止因漏入特定电源轨的少量意外关断的作用。

— 迈克尔·卡拉斯
source

我不相信电阻器已接地。我已经按照您的“逆向工程”电路对零件和铜浇注了标签。

如果R14接地，为什么隔壁有GND时会浪费一个过孔。您如何测试它被磨碎了？你只是在两行之间嗡嗡作响吗？极有可能有一个LED悬空该通孔。这将提供一个视觉指示，即2.5V已通电，对于RED / YELLOW / GREEN LED（4mA），大约316R的电阻就可以了。如果您误读了DMM或根据DMM的具体情况，这也将给您一个“指示”。

https://reference.digilentinc.com/_media/s3e:spartan-3e_sch.pdf 这是Spartan 3E的参考设计。2.5V稳压器上有2k2的负载，而3v3上有一个LED。这可能是为下游电路提供一些阻尼

— 乔恩·RB
source

If R14 was grounded, why would a via be wasted when there is GND pour right next door to it.我在原始帖子中也提到了这一点。对我来说也没有任何意义。How did you test it was ground? did you just buzz between lines?我在电阻模式，导通模式和二极管模式下的多个已知接地点之间进行了测量。连续性和电阻模式显示为0.2欧姆，二极管模式显示为0伏，表示明显短路。There is a very high chance there is an LED to ground hanging off that via.该板上没有LED。2.5V仅连接到FPGA VCCAUX

— DerStrom8

通孔可以连接到其他地面吗？也许当它旁边的浇筑物是DGND时会去AGND或类似的东西？

— 炉边

@Hearth这将是一个非常糟糕的决定（但有可能...）。更重要的是，分割地已经成为过去，但电流要返回其源极，即U4的pin2附近。务必考虑返回路径

— JonRB

@JonRB我对高速数字设计了解不多，所以我只是在猜测。在我看来，这似乎不是明智的选择，但是通过via进行添加也没有。

— 炉边

这是多层PCB还是通孔的背面？

— eckes