转换为“地下”逻辑电平


8

我有一个RF开关芯片,该芯片由逻辑信号控制,其电平为0 V和-3V。我想通过产生普通+3.3 V CMOS电平的CPLD对其进行控制。

在该设计中,电路板面积非常宝贵,因为我试图将其插入现有设计中。

几毫安的功耗或长达100 us的开关时间对于该电路来说都不是问题。RF芯片的控制输入仅提供约10 uA的负载。可接受的逻辑电平在标称值的+/- 0.5 V之内。我可以处理反相或同相解决方案。我有+3.3和-3.3 V电源。

对于级别转换问题,我有一个“非常好的”解决方案,但是我想知道是否存在针对该问题的规范的“最佳”解决方案。

编辑

为了阐明输出要求,输出逻辑高电平必须在-0.4至+0.6 V之间。输出逻辑低电平必须在-3.5至-2.5 V之间。


非常顽皮的第一口:从Vout_CPLD到Vin_RF的3V3齐纳二极管。Vin_RF至-3V的电阻。也许是2V7齐纳二极管或3V0。玩一点。
罗素·麦克马洪

我已经向您展示了我的,那么您的“漂亮”解决方案是什么?
奥林·拉斯罗普

@OlinLathrop,与您相比过于复杂。我会在24小时后显示。
Photon 2013年

@OlinLathrop,立即发布。
Photon

Answers:


11

这应该很好,因为您只需要100 µs的响应。输出阻抗为10kΩ时,10 µA负载将仅引起100 mV的失调,这完全在您的规格范围内。

请注意,这会反转,因此需要相应地调整CPLD输出极性。

添加:

我只是注意到,也许您只想要0到-3.3V的输出,而不是+3.3到-3.3 V的输出。您首先提到0到-3.3的电压,但是然后谈论±500 mV是可以接受的,所以我有些困惑。无论如何,这是0至-3.3 V的输出版本。这个不会反转。


抱歉,不清楚。输出逻辑高实际上需要为-0.4至+ 0.6V输出逻辑低需要是-3.5〜-2.5 V.
的光子

@TheP:底部电路很好地满足了这些规范。高电平将在+300 mV左右,低电平将在负电源之上不超过100 mV。
奥林·拉斯罗普

如果您的逻辑高电平不能超过最大0.0V(以他的示例为-0.4V到0.0V),您是否可以增加发射电阻的值,它是否可以工作?
水肺

我对此进行了更多考虑,并意识到我之前的评论被误导了。使用类似于下面发布的Photon的内容会更合适。
水肺

3

好的,正如我所承诺的,这是我的:

原理图

模拟此电路 –使用CircuitLab创建的原理图

正如我在评论中提到的,与Olin相比,它过于复杂。这样做的唯一好处是,在高状态下,输出电压不会高于地面,这甚至不是我的电路所必需的(但在其他情况下可能会有用)。

使其完全起作用的原因是使用了带有集成偏置电阻的互补对,例如MUN5311DW1。这将R1,R2,R3,R6和两个BJT放入单个SC-70(2 x 2毫米)封装中,批量价格低于0.05美元(出于我的目的,这不算噪音)。零件号为NSBC114EPDP6T5G的芯片可以放在1 x 1 mm SOT-963中。

我认为,由于减少了外部分立器件,该电路实际上比Olin的电路板占用的空间小一些。除非我能找到带有集成发射极电阻的BJT。

Russell仅使用齐纳二极管和电阻器的想法可能会赢得占位奖,但不幸的是,我没有足够的时间“花一点时间”在这个特定项目上找到正确的齐纳二极管值。

By using our site, you acknowledge that you have read and understand our Cookie Policy and Privacy Policy.
Licensed under cc by-sa 3.0 with attribution required.