我有一个RF开关芯片,该芯片由逻辑信号控制,其电平为0 V和-3V。我想通过产生普通+3.3 V CMOS电平的CPLD对其进行控制。
在该设计中,电路板面积非常宝贵,因为我试图将其插入现有设计中。
几毫安的功耗或长达100 us的开关时间对于该电路来说都不是问题。RF芯片的控制输入仅提供约10 uA的负载。可接受的逻辑电平在标称值的+/- 0.5 V之内。我可以处理反相或同相解决方案。我有+3.3和-3.3 V电源。
对于级别转换问题,我有一个“非常好的”解决方案,但是我想知道是否存在针对该问题的规范的“最佳”解决方案。
编辑
为了阐明输出要求,输出逻辑高电平必须在-0.4至+0.6 V之间。输出逻辑低电平必须在-3.5至-2.5 V之间。