高频板设计有哪些“陷阱”？

13

我想设计一个用于模拟环路控制器的PCB ..板上带有A / D，D / A和处理器。（无论是DSP还是FPGA，我都没有决定。）由于这应该以10 kHz的频率调制模拟信号，因此它必须是一个快速的处理器。

据我了解，由于射频问题，为运行在150 MHz左右的处理器设计一块板可能非常困难。您可以在设计这种板时提供哪些建议？布局会出现什么问题？是否有任何良好的在线资源都具备相应的知识库？

谢谢。

board layout pcb

— 史蒂夫
source

2

您确定需要那么高的处理速度吗？10 kHz听起来并不快。也许像ARM7或dsPic这样的东西就足够了。

— 克林特·劳伦斯

取决于控制回路的详细信息和要求：相位裕度受控制算法从输入到输出的延迟的影响。如果信号处理很复杂，那将比简单的需要更多的周期。如果相位裕度要求很严格，那么您将有更少的时间可用。设计一块CPU能力过剩的电路板比设计一块有一点不足的电路板要好，因为您总是可以使事情变慢。

— 詹森·S

谢谢，的确如此，计时在此应用程序中至关重要。我不想参与其中，但实际上应该在一个样本的时间内计算输出，因此延迟是关键。

— 史蒂夫

史蒂夫：不及时计算一个样本的输出是非常困难的，因为这意味着您不再实时，将无法控制任何东西。

— jpc 2010年

14

如果您对高速数字化感兴趣，请获取高速数字化设计的副本。

关键点：

电路的主要决定因素是逻辑的上升时间。即使您以较低的时钟速率运行，快速的边沿也会造成问题。
系统的最大上升时间将为您提供电路的关键长度。本质上，如果信号在电路长度上的传播延迟长于信号的上升时间，则需要担心设计的高频方面。
如果事实证明临界长度比电路布局短，那么您需要使用受控阻抗布局。这包括：
- 迹线几何形状（迹线宽度和接地平面上方的高度）赋予电路定义的特性阻抗。
- 用线路的特性阻抗端接驱动器和/或接收器。

— 克林特·劳伦斯
source

我已经得到这本书，绝对是太棒了。我只涉及第3章，但是前三章都教会了我新的材料，并让我以不同的方式思考我所知道的材料。

— 科尔图克

大约四分之一世纪之后，一本黑魔法手册仍然是有关该主题的权威文献。

— Cort Ammon

7

使用完整的地面和电源平面。旁路电容受电感限制，电感主要取决于封装尺寸，走线和过孔。因此，请选择您可以使用的最小封装尺寸，然后选择不破坏预算的最大电容。如果需要更多的旁路，则增加一个或两个封装的尺寸，并获得该封装中的最大电容。将电容帽连接到接地/电源层时，在每个焊盘的两侧使用两个过孔；过孔+盖看起来有点像H。

分割平面可以帮助隔离模拟和数字部分。 切勿通过信号走线穿过分裂平面！！！ 使信号远离板的边缘。信号间隔至少应保持2倍的走线宽度，以防止串扰（仿真在此处很有用）。使信号的迹线宽度远离高噪声信号（即时钟）或极其敏感的信号（即模拟输入）的5倍。如有必要，在噪声/敏感信号周围使用接地的保护线。避免带有噪声/敏感信号的过孔和短线。

理想情况下，每个信号在连接器中提供一根接地线。终止连接器信号，因为它们喜欢散发EMI。导线周围的铁氧体磁珠也有助于降低连接器的噪声。请勿让信号进入连接器下方。

接地层使您可以创建具有明确定义的阻抗的微带走线。如果走线较长，也可以使用终端电阻。我认为一般的经验法则是每上升一个nS，不带终端电阻就可以达到2.5“。

使用IBIS仿真来确定是否需要端接电阻。现代FPGA在这类事情上有很好的技巧。他们甚至可以通过“数字控制阻抗”（该技术的Xilinx术语）来控制输出驱动器的强度。找出合适的驱动强度时，IBIS仿真也有帮助。

查看Howard Johnson博士的大量高速数字设计新闻通讯。真的很棒。 http://www.sigcon.com/pubsAlpha.htm

— ajs410
source

5

我对高速布局知之甚少。但是，我听到的最常见的事情是：避免信号走线成直角（它们会引起反射），将电路板尽可能多地接地，并将电路板划分为具有相似信号类型（低-速度数字，高速数字，模拟）分成不同的区域，并在接地平面上带有“扼流点”，以最大程度地减少干扰。

至于良好的在线资源，我想您正在考虑的DSP或FPGA的数据表和应用笔记将提供一些不错的技巧。我记得Xilinx有好东西。

— 托博特
source

避免成直角---您的意思是在字面上画圆角吗？（除非我猜除非是一条直线。）

— 史蒂夫（Steve

我认为他的意思是您可以成90度角。很长时间以来，我还没有看到任何圆角。但是，如果您查看PC上的主板，也会发现所有角都小于90度。如果线需要转90，则通常会分成几个30度角

— cyphunk

4

典型的是两个45度角。但是使用传输线走线和适当的端接比边角样式更重要。如果您还没有终止传输线，那么不同的边角样式不会有任何不同。

— 克林特·劳伦斯

两个45度角非常常见，因为它们在轨迹中具有出色的匹配特性，稍后我将找到一个指南来说明正确执行此操作需要考虑的设计注意事项。

— Kortuk

1

今天，我遇到了一些实际上会使用曲线的自动路由软件。eremex.com/products/topor/competitiveadvantages/…–

— cyphunk

5

要解决您的应用程序而不是您直接问的问题（其他答案都谈到了这一点）：

环路控制器的10 kHz DSP不太快。（我们为电机控制器使用5或10kHz的控制环路）对于一个像样的设备，我想如果有必要，您应该能够以40-80MHz的时钟频率处理它，而这对于较新系列的DSP来说是一件很整洁的事情。微控制器则使用锁相环（PLL）时钟乘法器在内部提高时钟频率，因此在外部实际上不需要任何真正快速的信号。TI的TMS320F28xx系列DSP（参见28044和28235）具有5x PLL（从0.5x到5x的半步长），因此您可以获得带有20MHz晶体的100MHz时钟。

对于数字端，您需要特别注意的一点是，确保为处理器提供良好的电源和接地对，并确保在尽可能靠近处理器电源引脚的地方添加旁路电容器。另外，不仅要撒一堆0.1uF的电容器，还可以使用各种0.1uF，0.01uF和0.001uF的电容器。0.1uF电容器提供的电荷更多，但其寄生电感在比0.01uF或0.001uF电容器更低的频率下发挥作用。后两个不会提供足够的电荷，但可以正常工作，因为旁路会产生更高的频率。我们的电路板设计可以正常工作，但DSP的模数转换器上的噪声适中。

模数转换将成为系统中最薄弱的环节。您可能不必太费劲就可以使数字系统正常工作。但是，除非您小心，否则ADC的噪声性能会中等。（恐怕我在处理这个问题上没有太多经验；我们公司的其他工程师负责布局，所以我要告诉你的是二手的。）如何处理地平面是由两种单独的方法：是否在整个系统上使用一个巨大的接地层，而不是在ADC上将两个单独的接地层，一个模拟+一个数字层连接在一起-前者适用于8-10位系统，我听说当获得更高的位数（16位或更高）时，将电路的数字/模拟区域分开更重要。

不要跳过＃层板。地面飞机和动力飞机是您的朋友。

— 杰森·S
source

我认为dsPIC可以轻松在两层板上工作，只需要非常仔细的布局即可。您的答案虽然清晰简洁。

— Kortuk

我同意。10kHz确实不是那么快。我们有10MIPS PIC18，它们花费一半的时间运行5kHz控制环路，其余时间则用于其他工作。它们只需要10MHz的时钟，几乎不需要任何特殊的高速设计注意事项。

— Rocketmagnet 2012年

4

在火腿收音机上阅读或寻找额外的接线员以提供帮助。我们一直以更高的频率处理这些问题。我们还在几乎所有设备中使用DSP处理。在线尝试AARL教育资料或QRZ。解决这些问题并非难事，但有许多可能需要注意的问题领域。
73，KF7BYU

— 约翰·D
source

3

如前所述，您可以使用带有PLL的快速处理器，并且板上仅保留10kHz信号+ 12MHz石英振荡器（靠近CPU）。进行布局将不会有问题。

许多人（包括我在内）在ARM7TDMI上进行了48kHz立体声音频输出（在我的情况下是从SPI连接的SD卡流式传输）。我什至在运行于RAM的50MHz ARM7上的软件中也看到了mp3解码（从Flash工作时可能会有等待状态）。

也许买一块mbed LPC1768板（100MHz，非常快的片上ADC / DAC和PWM，便宜：50欧元）并制作一个原型？仅当这还不够时，才开始使用其他（更昂贵和更困难的）东西。

— 杰普
source