在学习电源的PCB设计时,我经常看到带有布线间隙的电路板,以分隔布局的低压部分和高压部分。
在蚀刻掉铜时,为什么要创建相同级别的隔离,却要解决气隙问题?空气的击穿电压是否比FR4高得多?
我认为使用这种间隙是为了避免可能无法完美地蚀刻掉铜的情况。
在学习电源的PCB设计时,我经常看到带有布线间隙的电路板,以分隔布局的低压部分和高压部分。
在蚀刻掉铜时,为什么要创建相同级别的隔离,却要解决气隙问题?空气的击穿电压是否比FR4高得多?
我认为使用这种间隙是为了避免可能无法完美地蚀刻掉铜的情况。
Answers:
原因如下:
快速浏览一些漏电/间隙表:
似乎可以证实creepage distance
> clearance distance
,尤其是在污染程度更高的情况下。
污染度是衡量环境如何影响PCB的指标。请参阅:设计灰尘。
各种污染程度的描述(表1):
气隙的击穿水平比电路板上的非铜表面高得多。有两种机制在起作用-物理气隙(间隙)和在PCB表面的所谓“跟踪”(爬电)。
爬电距离。爬电是沿着绝缘体表面测量的两个导电部分之间(或导电部分和设备边界表面之间)的最短路径。适当且适当的爬电距离可防止跟踪,该过程会由于绝缘表面上或接近绝缘表面的放电而在绝缘材料的表面上产生局部导电的局部劣化路径。所需的跟踪程度取决于两个主要因素:材料的比较跟踪指数(CTI)和环境污染程度。
和,
间隙距离。间隙是通过空气测量的两个导电部件之间(或导电部件与设备边界表面之间)的最短距离。间隙距离有助于防止由于空气的电离而导致电极之间的电介质击穿。介电击穿水平还受到相对湿度,温度和环境污染程度的影响。
作为在PCB距离上的气隙的一个实际示例,我曾经设计了一个高压PSU(50kV dc)。输出级是二极管三极管(在此示例中不重要),但安装了6kV的二极管和电容器并将其转换为50kV的PCB的组件周围必须有大孔,因此电路板上的“爬电”现象无法直接产生。整个PCB表面的直线,而是必须在槽和孔周围编织,这使其具有更高的击穿电压能力。
在这里,在堆叠交换上有一个类似的问题,它具有电压表和间隙和间隙间隙表。