AVR：超频ADC

这是来自ATmega32数据表的报价：

By default, the successive approximation circuitry requires an input clock frequency between
50kHz and 200kHz to get maximum resolution. If a lower resolution than 10 bits is needed, the
input clock frequency to the ADC can be higher than 200kHz to get a higher sample rate.

我打算使用8位ADC。问题是：我能走到200kHz以上多少？我在数据表中找不到有关此的任何信息。是否可以使用64或32的预分频器，从而在uC以16MHz运行时分别以250kHz或500kHz运行ADC而没有转换错误？超出规范的ADC可能带来什么后果？

ADC的最大频率指定为1MHz。

实际的问题并不完全是ADC本身，而是采样保持器件，在ADC的前两个时钟中必须获取输入电压的采样。

当这两个时钟两个都短时，S / H的存储电容器将无法以足够的精度跟随输入信号。

顺便说一句，这就是为什么频率也最小的原因。在这种情况下，巨大的转换时间会使存储电容器在转换过程中放电。

在1MHz时钟上，您将获得13us的转换时间或大约77ksps。在200kHz时钟上-15ksps。