我应该如何路由SPI线路?


17

在我的原理图中,我有4个SPI器件可连接在一起。我将以高达8MHz的速度运行SPI。我应该考虑安装阻尼电阻器吗?源终端电阻?我应该以星状排列还是以连续方式排列它们?添加过多的通孔会损害信号完整性吗?

我还必须补充一点,这些设备彼此之间的距离非常近,彼此之间不超过25mm。

Answers:


11

从信号完整性的角度来看,8MHz实际上并不是那么快,因此您可能可以摆脱任何合理的布局。您可能需要在布局中包括终端电阻。如果不需要它们,您可以只安装0欧姆电阻,然后在下一个版本中将其保留。我会布局(星型还是串行型)布局,以使布局更紧凑(例如走线更短)。存根对于高速布局而言是一件坏事,因此我会选择一个或另一个,而没有某种方案,其中某些部分是串行连接在一起的,而其他部分则是从中分支出来的。以串行方式进行布局时,请将主干线的残线尽量短。添加过孔确实会损害信号的完整性,但是正如我所提到的,您很可能在8Mhz处具有如此大的时序预算,所以没有关系。另一个问题是,您是否有接地和电源平面?如果是这样,则您希望将参考信号保持在同一平面上(例如,不要在电路板的参考接地平面的一侧运行SCLK走线,然后再通过另一侧并以参考电源运行一段时间飞机)。在担心信号完整性问题之前,您可能很早就需要在这里担心EMC问题,但是对于您的项目,EMC可能并不是要担心的问题。


3
时钟频率并不重要。边缘的上升时间和下降时间将决定信号完整性和EMC问题。如果不使用转换速率控制,而是使用运行速度比8Mhz快得多的收发器(例如50Mhz),则即使总线时钟速率低得多,您也可以拥有50Mhz时的所有信号完整性和EMC问题。解决此问题的常用方法是使用具有一定压摆率控制级别的收发器,或使用外部组件来降低上升/下降时间。
标记

2
@Mark,上升时间驱动EMC问题,但不一定是完整性问题。时序预算非常大,为8Mhz,您可以遇到所有类型的EMC问题,而不会出现任何信号完整性问题,因为信号会在时钟锁存数据之前稳定下来。我的猜测是他在这里有接近20ns的裕度。当然,如果问题严重到时钟被双重锁住或其他原因,他可能会遇到问题,但不可能布置一个可怕的布局。在更高的频率下,端接和布局对于完整性至关重要,但是对于SPI来说,大多数人甚至都没有考虑它
bt2

2
通常,为什么(在具有接地和电源平面的4层PCB中)从电路板的一侧迁移到另一侧,从而导致从接地平面到电源的基准电压变化会引起EMI?
mohammadsdtmnd

5

这取决于边缘率。如果它是由快速通用芯片(例如FPGA)驱动的,那么您可能会在意。但是在25毫米处就可以了,除非上升时间非常快。

正如@ bt2所说,过孔会损害信号的完整性,但是我不会担心这个距离。

By using our site, you acknowledge that you have read and understand our Cookie Policy and Privacy Policy.
Licensed under cc by-sa 3.0 with attribution required.