例如，如果有许多浮点运算，则可以“重新连接”其某些整数单元的区域以处理浮点指令，反之亦然。或者，如果没有太多的计算，但是有很多I / O需求，那么它可以更好地并行化其IO。
据我所知，FPGA在引导时加载其HDL代码，但对我来说，似乎并非没有可能，从而可以部分地重新加载更大的HDL的不同部分。
这样的FPGA是否已经存在？
例如，如果有许多浮点运算，则可以“重新连接”其某些整数单元的区域以处理浮点指令，反之亦然。或者，如果没有太多的计算，但是有很多I / O需求，那么它可以更好地并行化其IO。
据我所知，FPGA在引导时加载其HDL代码，但对我来说，似乎并非没有可能，从而可以部分地重新加载更大的HDL的不同部分。
这样的FPGA是否已经存在？
Answers:
这样的（Xilinx）FPGA似乎已经存在。 https://zh.wikipedia.org/wiki/Reconfigurable_computing#Partial_re-configuration
在部分重新配置中，FPGA的一部分继续运行，而另一部分正在重新配置。