由于这是针对Unix的，因此可执行文件没有任何扩展名。
需要注意的一件事root-config是一个提供正确编译和链接标志的实用程序。以及用于针对root构建应用程序的正确库。那只是与本文档原始读者有关的一个细节。
让我宝贝
还是您永远不会忘记第一次
关于make的介绍性讨论，以及如何编写简单的makefile
什么是品牌？我为什么要在乎呢？
名为Make的工具是一个构建依赖项管理器。也就是说，它需要知道从源文件，目标文件，库，头文件等的集合中以什么顺序执行您的软件项目需要执行哪些命令-其中一些可能已更改最近-并将其转换为该程序的正确最新版本。
实际上，您也可以将Make用于其他用途，但我不会在此进行讨论。
普通的Makefile
假设您有一个包含以下内容的目录：tool tool.cc tool.o support.cc support.hh，并且 support.o依赖于root并且应该被编译成一个名为的程序tool，并且假设您一直在对源文件进行黑客入侵（这意味着现有文件tool已经过时）并且想要编译程序。
要自己做到这一点，你可以
检查是否有support.cc或support.hh比较新support.o，然后运行类似的命令
g++ -g -c -pthread -I/sw/include/root support.cc
检查support.hh或tool.cc是否比早tool.o，然后运行类似的命令
g++ -g -c -pthread -I/sw/include/root tool.cc
检查是否tool.o比早tool，然后运行类似的命令
g++ -g tool.o support.o -L/sw/lib/root -lCore -lCint -lRIO -lNet -lHist -lGraf -lGraf3d -lGpad -lTree -lRint \
-lPostscript -lMatrix -lPhysics -lMathCore -lThread -lz -L/sw/lib -lfreetype -lz -Wl,-framework,CoreServices \
-Wl,-framework,ApplicationServices -pthread -Wl,-rpath,/sw/lib/root -lm -ldl
！真麻烦！有很多要记住的地方，也有很多犯错误的机会。（顺便说一句，这里显示的命令行的详细信息取决于我们的软件环境。这些可以在我的计算机上工作。）
当然，您每次可以只运行所有三个命令。那行得通，但是不能很好地扩展到大量软件上（例如DOGS，它需要15分钟以上的时间才能在我的MacBook上完全编译）。
相反，您可以编写一个makefile像这样的文件：
tool: tool.o support.o
g++ -g -o tool tool.o support.o -L/sw/lib/root -lCore -lCint -lRIO -lNet -lHist -lGraf -lGraf3d -lGpad -lTree -lRint \
-lPostscript -lMatrix -lPhysics -lMathCore -lThread -lz -L/sw/lib -lfreetype -lz -Wl,-framework,CoreServices \
-Wl,-framework,ApplicationServices -pthread -Wl,-rpath,/sw/lib/root -lm -ldl
tool.o: tool.cc support.hh
g++ -g -c -pthread -I/sw/include/root tool.cc
support.o: support.hh support.cc
g++ -g -c -pthread -I/sw/include/root support.cc
然后make在命令行中输入 它将自动执行上面显示的三个步骤。
这里的无缩进行格式为“目标：依赖关系”，并告诉Make如果有任何依赖关系比目标新，则应运行关联的命令（缩进行）。也就是说，相关性行描述了需要重新构建以适应各种文件中的更改的逻辑。如果进行support.cc更改，则意味着support.o必须对其进行重建，但tool.o可以将其单独放置。何时必须重新构建support.o更改tool。
与每个依赖项行相关的命令都用一个选项卡（请参见下文）设置，以修改目标（或至少触摸它以更新修改时间）。
变量，内置规则和其他优点
在这一点上，我们的makefile只是记住需要完成的工作，但是我们仍然必须找出并完整键入每个需要的命令。并不一定要这样：Make是一种功能强大的语言，具有变量，文本操作功能以及一整套内置规则，可以使我们轻松得多。
进行变量
访问make变量的语法为$(VAR)。
分配给Make变量的语法是：（VAR = A text value of some kind
或VAR := A different text value but ignore this for the moment）。
您可以在规则中使用变量，例如我们的makefile的改进版本：
CPPFLAGS=-g -pthread -I/sw/include/root
LDFLAGS=-g
LDLIBS=-L/sw/lib/root -lCore -lCint -lRIO -lNet -lHist -lGraf -lGraf3d -lGpad -lTree -lRint \
-lPostscript -lMatrix -lPhysics -lMathCore -lThread -lz -L/sw/lib -lfreetype -lz \
-Wl,-framework,CoreServices -Wl,-framework,ApplicationServices -pthread -Wl,-rpath,/sw/lib/root \
-lm -ldl
tool: tool.o support.o
g++ $(LDFLAGS) -o tool tool.o support.o $(LDLIBS)
tool.o: tool.cc support.hh
g++ $(CPPFLAGS) -c tool.cc
support.o: support.hh support.cc
g++ $(CPPFLAGS) -c support.cc
更具可读性，但仍需要大量输入
制作功能
GNU make支持多种功能，用于从文件系统或系统上的其他命令访问信息。在这种情况下，我们感兴趣的$(shell ...)是扩展到参数的输出，以及$(subst opat,npat,text)替换文本中opat带有的所有实例npat。
利用这一点，我们可以：
CPPFLAGS=-g $(shell root-config --cflags)
LDFLAGS=-g $(shell root-config --ldflags)
LDLIBS=$(shell root-config --libs)
SRCS=tool.cc support.cc
OBJS=$(subst .cc,.o,$(SRCS))
tool: $(OBJS)
g++ $(LDFLAGS) -o tool $(OBJS) $(LDLIBS)
tool.o: tool.cc support.hh
g++ $(CPPFLAGS) -c tool.cc
support.o: support.hh support.cc
g++ $(CPPFLAGS) -c support.cc
这更容易键入并且更易读。
注意
- 我们仍在明确说明每个目标文件和最终可执行文件的依赖性
- 我们必须显式键入两个源文件的编译规则
隐式和模式规则
通常，我们希望所有C ++源文件都应以相同的方式对待，而Make提供了三种方式来声明：
- 后缀规则（在GNU make中被认为已过时，但为了向后兼容而保留）
- 隐含规则
- 模式规则
内置了隐式规则，下面将讨论其中的一些规则。模式规则以如下形式指定
%.o: %.c
$(CC) $(CFLAGS) $(CPPFLAGS) -c $<
这意味着通过运行所示命令从C源文件生成目标文件，其中“自动”变量$<扩展为第一个依赖项的名称。
内置规则
Make具有大量的内置规则，这意味着通常情况下，实际上可以通过非常简单的makefile来编译项目。
上面展示的是C语言源文件的GNU内置规则。同样，我们使用类似规则从C ++源文件创建目标文件$(CXX) -c $(CPPFLAGS) $(CFLAGS)。
使用链接单个目标文件$(LD) $(LDFLAGS) n.o $(LOADLIBES) $(LDLIBS)，但这在我们的情况下不起作用，因为我们要链接多个目标文件。
内置规则使用的变量
内置规则使用一组标准变量，使您可以指定本地环境信息（例如在哪里找到ROOT包含文件），而无需重写所有规则。我们最可能感兴趣的是：
CC -要使用的C编译器CXX -要使用的C ++编译器LD -要使用的链接器CFLAGS -C源文件的编译标志CXXFLAGS -C ++源文件的编译标志CPPFLAGS -C预处理器的标志（通常包括文件路径和命令行上定义的符号），由C和C ++使用LDFLAGS -链接器标志LDLIBS -链接的库
基本的Makefile
通过利用内置规则，我们可以将makefile简化为：
CC=gcc
CXX=g++
RM=rm -f
CPPFLAGS=-g $(shell root-config --cflags)
LDFLAGS=-g $(shell root-config --ldflags)
LDLIBS=$(shell root-config --libs)
SRCS=tool.cc support.cc
OBJS=$(subst .cc,.o,$(SRCS))
all: tool
tool: $(OBJS)
$(CXX) $(LDFLAGS) -o tool $(OBJS) $(LDLIBS)
tool.o: tool.cc support.hh
support.o: support.hh support.cc
clean:
$(RM) $(OBJS)
distclean: clean
$(RM) tool
我们还添加了几个执行特殊操作（例如清理源目录）的标准目标。
请注意，在不带参数的情况下调用make时，它将使用文件中找到的第一个目标（在本例中为全部），但是您也可以命名要获取的目标，在这种情况下，make会make clean删除目标文件。
我们仍然对所有依赖项进行了硬编码。
一些神秘的改进
CC=gcc
CXX=g++
RM=rm -f
CPPFLAGS=-g $(shell root-config --cflags)
LDFLAGS=-g $(shell root-config --ldflags)
LDLIBS=$(shell root-config --libs)
SRCS=tool.cc support.cc
OBJS=$(subst .cc,.o,$(SRCS))
all: tool
tool: $(OBJS)
$(CXX) $(LDFLAGS) -o tool $(OBJS) $(LDLIBS)
depend: .depend
.depend: $(SRCS)
$(RM) ./.depend
$(CXX) $(CPPFLAGS) -MM $^>>./.depend;
clean:
$(RM) $(OBJS)
distclean: clean
$(RM) *~ .depend
include .depend
注意
- 源文件不再有任何依赖项行！
- 有一些与.depend和depend相关的魔术
- 如果这样做，
make则会ls -A看到一个名为的文件.depend，其中包含看起来像make依赖行的内容
其他阅读
知道错误和历史记录
Make的输入语言对空格敏感。特别是，依赖项之后的操作行必须以tab开头。但是一系列空格看起来可能是相同的（实际上，有一些编辑器会静默地将制表符转换为空格，反之亦然），这将导致Make文件看起来正确但仍然无法使用。早期已将其识别为错误，但（故事继续）该错误尚未修复，因为已经有10个用户。
（摘录自我为物理研究生写的一篇Wiki帖子。）