以编程方式获取缓存行大小?


177

欢迎使用所有平台,请指定答案的平台。

一个类似的问题:如何在C ++中以编程方式获取CPU缓存页面大小?


8
:FWIW,C ++ 17将提供此的一个编译时间近似stackoverflow.com/questions/39680206/...
GManNickG

除了C / C ++,如果您不介意使用汇编获取此类信息,则可以查看SDL2的SDL_GetCPUCacheLineSize函数源代码(从negamartin的答案中扩展信息),然后查看cpuid macro其中每个组件都有汇编源代码的情况。处理器模型。您可以查看imgur.com/a/KP57m6s,也可以自己直接查看源。
haxpor

Answers:


186

在Linux(具有相当新的内核)上,可以从/ sys中获得以下信息:

/sys/devices/system/cpu/cpu0/cache/

该目录为每个高速缓存级别都有一个子目录。这些目录均包含以下文件:

coherency_line_size
level
number_of_sets
physical_line_partition
shared_cpu_list
shared_cpu_map
size
type
ways_of_associativity

这样可以为您提供有关缓存的更多信息,而这是您曾经希望知道的,包括缓存行大小(coherency_line_size)以及哪些CPU共享此缓存。如果您要对共享数据进行多线程编程,这将非常有用(如果共享数据的线程也共享缓存,将会获得更好的结果)。


4
哪个文件包含缓存行大小?我假设是coherency_line_size?还是physical_line_partition?
paxos1977

27
coherency_line_size
spinfire

6
可以肯定的是:以字节为单位,是吗?
Jakub M.

6
是的,coherency_line_size以字节为单位。
John Zwinck

4
@android:我使用带core-i5处理器的fedora-18 x64计算机。cat /sys/devices/system/cpu/cpu0/cache/index0/coherency_line_size返回64我的系统。同样适用于index1,2,3文件夹。
阿比德·拉赫曼K

141

在Linux上,请查看sysconf(3)。

sysconf (_SC_LEVEL1_DCACHE_LINESIZE)

您也可以使用getconf从命令行获取它:

$ getconf LEVEL1_DCACHE_LINESIZE
64

4
简单的答案就是最好的!
FrankH。

3
@warunapww以字节为单位。
Maarten Bamelis 2015年

最后!希望更多的人看到此答案以节省时间。
elinx

118

我一直在从事一些缓存行的工作,需要编写跨平台功能。我将其提交到位于https://github.com/NickStrupat/CacheLineSize的github存储库,或者您可以使用下面的源代码。随意做任何你想做的事。

#ifndef GET_CACHE_LINE_SIZE_H_INCLUDED
#define GET_CACHE_LINE_SIZE_H_INCLUDED

// Author: Nick Strupat
// Date: October 29, 2010
// Returns the cache line size (in bytes) of the processor, or 0 on failure

#include <stddef.h>
size_t cache_line_size();

#if defined(__APPLE__)

#include <sys/sysctl.h>
size_t cache_line_size() {
    size_t line_size = 0;
    size_t sizeof_line_size = sizeof(line_size);
    sysctlbyname("hw.cachelinesize", &line_size, &sizeof_line_size, 0, 0);
    return line_size;
}

#elif defined(_WIN32)

#include <stdlib.h>
#include <windows.h>
size_t cache_line_size() {
    size_t line_size = 0;
    DWORD buffer_size = 0;
    DWORD i = 0;
    SYSTEM_LOGICAL_PROCESSOR_INFORMATION * buffer = 0;

    GetLogicalProcessorInformation(0, &buffer_size);
    buffer = (SYSTEM_LOGICAL_PROCESSOR_INFORMATION *)malloc(buffer_size);
    GetLogicalProcessorInformation(&buffer[0], &buffer_size);

    for (i = 0; i != buffer_size / sizeof(SYSTEM_LOGICAL_PROCESSOR_INFORMATION); ++i) {
        if (buffer[i].Relationship == RelationCache && buffer[i].Cache.Level == 1) {
            line_size = buffer[i].Cache.LineSize;
            break;
        }
    }

    free(buffer);
    return line_size;
}

#elif defined(linux)

#include <stdio.h>
size_t cache_line_size() {
    FILE * p = 0;
    p = fopen("/sys/devices/system/cpu/cpu0/cache/index0/coherency_line_size", "r");
    unsigned int i = 0;
    if (p) {
        fscanf(p, "%d", &i);
        fclose(p);
    }
    return i;
}

#else
#error Unrecognized platform
#endif

#endif

15
对于Linux使用sysconf(_SC_LEVEL1_DCACHE_LINESIZE)可能更好。
Matt

@Matt为什么?只是好奇 :-)。
user35915

31

在x86上,可以将CPUID指令与功能2结合使用来确定高速缓存和TLB的各种属性。解析函数2的输出有些复杂,因此请参考英特尔处理器标识和CPUID指令(PDF)的3.1.3节。

要从C / C ++代码获取此数据,您将需要使用内联汇编,编译器内部函数或调用外部汇编函数来执行CPUID指令。


有谁知道如何与其他具有内置缓存的处理器一起使用?
paxos1977

3
@ceretullis:Errr ... x86已内置缓存。您特别在寻找什么“其他处理器”?您要求的是平台相关的。
Billy ONeal,2010年

9

如果您使用的是SDL2,则可以使用以下功能:

int SDL_GetCPUCacheLineSize(void);

它返回L1缓存行大小的大小(以字节为单位)。

在我的x86_64机器上,运行以下代码片段:

printf("CacheLineSize = %d",SDL_GetCPUCacheLineSize());

产生 CacheLineSize = 64

我知道我来晚了,但只是为将来的访客添加信息。SDL文档当前说返回的数字以KB为单位,但实际上以字节为单位。


哦,这真的很有帮助。我将用SDL2编写一些游戏,因此这将非常有用
Nicholas Humphrey

7

在Windows平台上:

来自http://blogs.msdn.com/oldnewthing/archive/2009/12/08/9933836.aspx

GetLogicalProcessorInformation函数将为您提供系统正在使用的逻辑处理器的特征。您可以遍历该函数返回的SYSTEM_LOGICAL_PROCESSOR_INFORMATION,以查找RelationCache类型的条目。每个这样的条目都包含一个ProcessorMask,它告诉您该条目适用于哪个处理器,并且在CACHE_DESCRIPTOR中,它告诉您所描述的高速缓存类型以及该高速缓存的高速缓存行大小。


4

ARMv6及更高版本具有C0或缓存类型寄存器。但是,它仅在特权模式下可用。

例如,从Cortex™-A8技术参考手册中

高速缓存类型寄存器的目的是确定指令和数据高速缓存的最小行长度(以字节为单位),以使一系列地址无效。

缓存类型寄存器为:

  • 只读寄存器
  • 仅在特权模式下可访问。

缓存类型寄存器的内容取决于特定的实现。图3-2显示了缓存类型寄存器的位排列...


不要以为ARM处理器有一个缓存(显然,有些缓存可以不带一个缓存)。确定它的标准方法是通过C0。从ARM ARM,第B6-6页:

在ARMv6中,系统控制协处理器高速缓存类型寄存器是定义L1高速缓存的强制方法,请参阅第B6-14页的高速缓存类型寄存器。对于该体系结构的早期变体,也是推荐的方法。此外,第B6-12页的有关其他高速缓存级别的注意事项介绍了有关2级高速缓存支持的体系结构准则。


By using our site, you acknowledge that you have read and understand our Cookie Policy and Privacy Policy.
Licensed under cc by-sa 3.0 with attribution required.