终端电阻如何工作；如果我使用较低的值会怎样？

我将尝试将低速8位DDR2芯片连接到FPGA，并且我有一些关键问题才能使其起作用:-)

端接电阻器的想法是将大部分信号吸收到GND，以便只有一小部分反射回去，这是否正确？有没有人尝试放置2-3个较小值的电阻，以使多次刷新反射异相并减少干扰？

可以将传输线建模为无限量的电容器和电感器（无损）。当您的电线变得足够大以至于您无法将其视为即时连接时，便开始使用此模型。

大概的概念

首先，一个LC电路将出现振铃，如果突然撞到一个“开路”，而不是另一个LC电路，它将反弹得很高。如果要使用10个电感器和10个电容器制作模型，则很容易发生这种情况。当您将终端置于末端时，就是要衰减信号。如果最后有一个完美匹配的电阻，则过冲为0，因为电阻会耗散其功率。

源端接

如果您在源极和传输线之间放置一个与传输线串联的电阻，那么您将获得最有效的端接技术之一。在这种情况下，只能将线路驱动到目标电压的1/2，但是信号沿线路传播，当它在另一端碰到开路时（大多数输入几乎都以很高的阻抗开路）会反弹，从而翻倍，并为接收器提供一个完整的电压。然后，信号向后传播，并在到达信号源时终止于电阻器。

这可能不是一时就清楚的，我非常建议您使用“高速数字设计：黑魔法手册”，但这意味着您的线路在某一点上的驱动力几乎没有那么高，并且噪声是dV / dt的函数。这只会在源头终止线路上的噪声，这会产生很大的帮助。我强烈建议您阅读我最喜欢的黑魔法手册。

迹线阻抗

大多数人都听说过电感和电容的简单方程式。电容随面积增大而减小，随距离减小。电感随环路的大小而增加。

如果您想到的是位于地平面上方的走线，则随着走线宽度的增加，面积会增加，但距离不会增加。这意味着您的电容增加而电感保持不变。随着距离的增加，您的面积必须增加很多才能保持相同的阻抗。

有很多许多不同的计算器。我通过Google搜索立即找到了一个。

只需匹配您的阻抗，添加一些端接，并尝试避免不良做法，例如跨接接地层中的断点桥接（这些信号线周围没有嵌入式走线）。我希望这也可以使物理效果更加清楚。

终端太小？

您实际上会得到反射，但它不会弹起，而是会弹起。开路会使您的电压加倍，所有电压都会向后反射。短路则相反，为您提供零电压。它还大大增加了驱动器的功耗。

想象一下，传输线是由弹簧连接的一堆重锤。如果一切均一，并且在线的北端稍稍向南推一下重物并将其返回到其原始位置，则非常好的波浪将沿线向南传播；从一侧放入每个配重的能量将完美地传递到另一侧，因此，一旦波浪经过配重，该配重将在其原始位置不动。一切都很好，直到浪潮触及了线的尽头。

届时，可能会发生以下三种一般情况之一：

1. 如果南侧的最后一个重物可以自由移动而其南侧没有任何连接，则它将接受倒数第二个波浪产生的能量，但没有任何推力。它没有从南侧收到的北推不会抵消它从北侧得到的南推。重物的未动量动量将因此导致其将重物向北拉动，并向南传播。注意，虽然原始的南北波是压缩波，导致波从其起点向南短暂传播，但反射波将是向南传播的张力波。
2. 如果南侧的最后一个配重将其南侧的弹簧连接到不动的墙，则墙将比正常配重之一更向后推。推力过大会导致砝码向起点发回波浪。这个新波形将像原始波形一样是压缩波形，但是将导致权重在其起点向北短暂移动。
3. 如果将最南端的重量的南弹簧连接到提供适当数量的阻力的物体上，则波浪的所有能量都将倾泻到该阻力中，并且将不会反射。

最后一个权重具有一定抵抗力但没有合适数量的情况将表现为上述（1）和（3）或上述（2）和（3）的组合。要拍摄的场景是＃3。

它们使阻抗与走线阻抗匹配。这就是为什么没有反思。它们可能吸收电流的事实只是一个副作用。应根据走线阻抗以及接收器和驱动器的走线阻抗来计算其值。我推荐强生（Johnson＆Graham）的《高速数字设计》一书。

多个较小值的电阻将使信号衰减太大。它也可能是驱动器无法承受的更大电流。

端接电阻器的原理是使输入阻抗与传输线（PCB）走线和源阻抗匹配。通常，输入引脚为CMOS，因此具有高输入阻抗。在高阻抗输入引脚上并联一个小阻值电阻将有效地为您添加的电阻设置输入阻抗。这是有用的，因为输出阻抗通常相当低，并且容易制造具有低阻抗的微带传输线。

使用端接电阻器的目的是使其尽可能靠近输入引脚。由于电阻不太像集总元件，因此使用多个电阻并不是最佳选择。另一件事是您应该知道目标阻抗。电阻大于或小于阻抗会导致不匹配，从而引起反射。

我并不完全了解它的机制，但是端接电阻器的目的是使它看起来好像传输路径永远持续下去。阻抗的任何变化都会引起反射，例如连接器，传输路径损坏或（显然）过渡到具有不同阻抗的路径。

使用较低阻值的电阻（我不确定您是指多个较小阻值的电阻是什么意思—如果将它们置于任何配置中，您将得到一些其他有效电阻，且由于其分布而导致的HF性能较差）会导致您的驱动程序提供和吸收比正常更高的功率，这可能会造成损坏。

的反射系数将是负的，所以反射波将具有180°的相移作为过渡到较低阻抗介质的结果。