“显性”和“隐性”到底是什么？

我正在读取LIN总线上的数据表，但显然，CAN使用相同的术语。

这些术语与“低”和“高”或0和1有何关系？

digital-logic can bus

— 姿势
source

为了理解这一点，你需要了解CSMA / CA。

— 伦丁

占优是0。隐性是1。占优适用于0，因为如果同时传输两个仲裁ID，并且前4位相同，并且第五位中的一个为0，另一个为1，则ID为0将最终被发送。另一个仲裁消息完成后，将再次尝试发送具有较大仲裁ID的消息。

— 索利兹
source

除了在其他地方给出的完全准确的答案外，考虑短语“ 显性”和“ 隐性”的较低级别含义也可能有用。在物理层的CAN和LIN中，当没有节点在通信时，总线会“浮动”到特定状态。这是隐性状态。任何驱动显性位的节点都将覆盖此状态（因此，单词“ 显性 ”）。

在协议中使用它来允许进行非破坏性仲裁，其中ID最低的节点“获胜”。这是由于决定以显性位表示逻辑低。

（这些标准可能是反过来写的。在任何其他情况下，都没有要求将显性位解释为零的情况。）

— 马丁·汤普森
source

此外，CAN总线是电线与运算......而在与操作，0将“独霸” 1

— Swanand

那是记住的好快捷方式

— –poseid

这是比标记的答案更正确的答案。在许多总线协议或逻辑中，不仅在LIN或CAN中都使用显性和隐性状态。集电极开路输出通常用于创建这些状态。

— 马克斯·基兰

这种“浮动”到隐性状态与上拉/下拉电阻器用于选择总线的默认（未驱动）电压电平（从而选择逻辑电平）有什么不同吗？EG如果不被驱动，一些总线将通过上拉默认为逻辑高电平。这是否意味着逻辑高电平是隐性的而逻辑低电平是主导性的？

— Nicholas Miller

@NickMiller：都是一样的（也请参见Swanand的评论）-只是因为CAN是差分的，所以有两根线需要拉到隐性电平（或者在CAN的情况下“一起”拉到相同的电压）

— Martin Thompson