Questions tagged «digital-logic»

锁存器和触发器有什么区别？ 我在想的是，锁存器等效于触发器，因为它用于存储位，并且还等效于用于存储数据的寄存器。但是，在阅读了互联网上的一些文章之后，我发现基于边沿触发和电平敏感功能的锁存器和触发器之间存在差异吗？ 这意味着什么？触发器是否与锁存器相同？

51 digital-logic  flipflop  latch 

惯例？ 实施起来容易吗？ 另一个原因？ 是否有诸如微控制器上的MCLR或RESET之类的信号为低电平有效的原因，也就是说，您必须将其拉低以复位IC，然后将其拉高以“运行” IC。 我很好奇，因为这会给我带来一些问题。如果它为高电平有效，则在某些情况下我可以避免使用MCLR上的电容器，而只需处理一个下拉电阻。看来只会增加复杂性。

40 microcontroller  digital-logic  level 

如果人们使用模拟信号算法（以准确性和精度为代价）而不是数字FPU（CPU-> DAC->模拟FPU-> ADC-> CPU），从理论上讲，是否有可能加快现代处理器的速度？ 是否可以进行模拟信号分割（因为FPU乘法通常要占用一个CPU周期）？

36 digital-logic  analog  signal-processing  computer-architecture  floating-point 

我一直在寻找我的Arduino UNO和我通过数字引脚注意到，符号11，10，9，6，5，和3。这些是什么意思？这会影响其工作方式吗？在某些情况下，我可以不使用这些引脚吗？

32 arduino  pins  pwm  digital-logic 

74HC系列可以完成20MHz的工作，而74AUC可以完成600MHz的工作。我想知道是什么设置了这些限制。为什么74HC不能超过16-20MHz，而74AUC可以做到？为什么后者不能做更多呢？在后一种情况下，与紧密封装的CPU IC相比，它与物理距离和导体（例如，电容和电感）有关吗？

29 digital-logic  cpu 

我需要一种方法来反转数字信号，即，如果输入为高电平，我希望输出为低电平，如果输入为低电平，则我希望输出为高电平。 我认为可以使用单个PNP晶体管完成此操作，但想在此进行验证。我要处理的电压小于5V。

29 transistors  digital-logic 

最近，我一直在查看74HC139 IC 的数据表，以查看它是否适合我的项目，并且遇到了以下逻辑图，这使我感到有些奇怪： 模拟此电路 –使用CircuitLab创建的原理图 对于每个输入Yn，在三输入与非门之后有两个非门。我不明白为什么这是必要的，因为简单的布尔逻辑告诉我们： 一种¯¯¯¯¯¯¯¯≡ 一∀ 甲∈ { TRUE ，FALSE }一种¯¯≡一种∀一种∈{真正，假}\overline{\overline{A}}\equiv A\qquad \forall A \in \{\text{TRUE}, \text{FALSE}\} 因此，我假设有一些基于电子的原因，为什么在输出之前有两个逆变器？我之前没有听说过称为反相缓冲器的门，并且据说这些门在电路之前和之后都将其隔离，但是，我不能声称理解其用法，因此，希望能对您有所启发！

28 digital-logic  integrated-circuit  inverter 

计算机如何计算正弦值？逻辑上，当我考虑它时，唯一明显的方法是将许多sin值放入内存中，而当需要“计算” sin值时，它只会从特定的内存地址中提取数据。（例如sin（x）会从包含sin（x）值的内存地址中提取数据）这似乎是唯一可行的方法。还是有一个可用于计算值的正弦的函数？我真的是想问一问计算机是如何在基本水平上计算犯罪的。是否有一种方法可以使用由更多“基本”运算组成的不同函数来近似正弦值，而ALU能够执行多个“基本”运算以近似正弦值，还是只是从内存中提取值？

28 digital-logic  computers  math  alu 

我刚刚开始研究计算机工程，并且对XOR门的行为有一些疑问。 我一直在用Logisim投影电路，其XOR的行为与我所学的有所不同。对我来说，它应该充当奇偶校验门，每当输入接收到奇数组合时都将提供高输出。但是，输入的内容不超过两个。它应该如何表现？ 我还读过一本书，指出异或门的产生不超过两个输入。那是对的吗？为什么？

27 digital-logic 

因此，我们具有与非门，与非门，或非门或非门，但它们是如何以电子/电气方式创建的？ 例如，什么使“非门”取反值？

27 transistors  digital-logic 

我听说，有时建议通过在其上放一个电阻来“减慢”数字线路的速度，比方说在一个芯片的输出和另一芯片的输入之间使用100欧姆的电阻（假设使用标准CMOS逻辑；信令速率相当慢，例如1-10 MHz）。所描述的好处包括减少EMI，减少线路之间的串扰以及减少接地反弹或电源电压骤降。 令人费解的是，如果有电阻，则用于切换输入的总功率似乎要高得多。被驱动的芯片的输入等效于3-5 pF的电容器（或多或少），通过电阻充电可以吸收存储在输入电容中的所有能量（5 pF *（3 V）2）。和切换期间，在电阻器中耗散的能量（比方说10纳秒*（3 V）2 /100欧姆）。包络线计算表明，电阻器中耗散的能量比输入电容中存储的能量大一个数量级。如何必须更加努力地驱动信号才能降低噪声？

26 digital-logic  noise  emc 

为什么旧的PMOS / NMOS逻辑需要多个电压，例如+ 5，-5和+12伏？例如，旧的Intel 8080处理器，旧的DRAM等。 我对物理/布局级别的原因感兴趣。这些附加电压的目的是什么？ 是的，这个问题与35年前使用的东西有关。

26 voltage  digital-logic  nmos  pmos  history 

已锁定。该问题及其答案被锁定，因为该问题是题外话，但具有历史意义。它目前不接受新的答案或互动。 谁能推荐低成本或DIY可构建逻辑分析仪？ 通常，它将用于在低压下调试串行协议（SPI，I2C，RS232）。

26 digital-logic  logic-analyzer  equipment 

触发器和锁存器似乎有许多不同的定义，其中一些是矛盾的。 我所教课程的计算机科学教科书可能是最令人困惑的（实际上，我对这本书不太信任，因为在某些地方这完全是错误的）。 我对锁存器（SR，门控SR，门控D）的工作方式以及电平触发和边沿触发器件之间的差异感到满意，至少在逻辑门和时序图方面。但是，我仍在寻找触发器和锁存器的简洁定义。 到目前为止，这是我所相信的： “触发器是可以存储1位的边沿触发双稳态设备”。 “锁存器是一个电平触发的双稳态设备，可以存储1位。” 我已经看过了该网站上有关此内容的以前的帖子，尽管很启发，但我仍在寻找确定的内容。 我要检查的当前理解是在下图中... 并排是我所理解的是电平触发的门控D锁存器的两种实现。 在这些下方是一个上升沿检测器，在短暂的时间，当NOT门尚未响应从低到高的变化输入，即上升沿（红色为1，蓝色为0）。 在最后一个图中，边缘检测器已安装到标有日期的D锁存器中，这就是使它成为触发器的原因。 最后一个图是否真的是触发器，还是只是锁存器？ 为什么我们需要给定的主从版本，那么该设备要简单得多？

25 digital-logic  circuit-analysis  memory  flipflop  latch 

在功能部分下查看MC74VHC1G08的数据表，状态为。Chip Complexity: FETs = 62 为什么该IC需要62个晶体管，而“与”门只能用6个晶体管制成？ 其他56个晶体管又有什么用？我的猜测是某种保护电路，但我不确定。

24 digital-logic  integrated-circuit  logic-gates  fet