Questions tagged «latch»

锁存器和触发器有什么区别？ 我在想的是，锁存器等效于触发器，因为它用于存储位，并且还等效于用于存储数据的寄存器。但是，在阅读了互联网上的一些文章之后，我发现基于边沿触发和电平敏感功能的锁存器和触发器之间存在差异吗？ 这意味着什么？触发器是否与锁存器相同？

51 digital-logic  flipflop  latch 

触发器和锁存器似乎有许多不同的定义，其中一些是矛盾的。 我所教课程的计算机科学教科书可能是最令人困惑的（实际上，我对这本书不太信任，因为在某些地方这完全是错误的）。 我对锁存器（SR，门控SR，门控D）的工作方式以及电平触发和边沿触发器件之间的差异感到满意，至少在逻辑门和时序图方面。但是，我仍在寻找触发器和锁存器的简洁定义。 到目前为止，这是我所相信的： “触发器是可以存储1位的边沿触发双稳态设备”。 “锁存器是一个电平触发的双稳态设备，可以存储1位。” 我已经看过了该网站上有关此内容的以前的帖子，尽管很启发，但我仍在寻找确定的内容。 我要检查的当前理解是在下图中... 并排是我所理解的是电平触发的门控D锁存器的两种实现。 在这些下方是一个上升沿检测器，在短暂的时间，当NOT门尚未响应从低到高的变化输入，即上升沿（红色为1，蓝色为0）。 在最后一个图中，边缘检测器已安装到标有日期的D锁存器中，这就是使它成为触发器的原因。 最后一个图是否真的是触发器，还是只是锁存器？ 为什么我们需要给定的主从版本，那么该设备要简单得多？

25 digital-logic  circuit-analysis  memory  flipflop  latch 

我的编译器抱怨组合循环（always @(*)在Verilog中为）中推断出的闩锁。还告诉我，最好避免使用推断出的闩锁。 推断的闩锁到底有什么问题？它们无疑使组合循环更易于编写。

22 verilog  hdl  latch 

我正在尝试了解拖鞋和闩锁。我正在读Morris Mano的《数字逻辑》一书。我无法理解的一件事是为什么要给触发器计时？ 我了解为什么我们需要“启用”或门控闩锁。但是时钟有什么用？我不明白这一点。为什么我们不能仅启用所需的触发器并给它们输入？当我们更改输入时，输出也会更改。为什么我们必须在时钟上升沿或下降沿时改变输出（在边沿触发触发器的情况下）？ 对此任何帮助表示赞赏。

19 digital-logic  flipflop  latch 

好的，这可能是一个基本的问题，但是我了解SR锁存器的工作原理，只有一件事。 在R输入和S输入中，可以将它们设置为0或1 .....但是旁边的输入线又如何（取决于R或门或S或门的输出）...那些“开始”是什么？ 我认为它是零.....但是有了第一个时钟信号（到R或S）..它还没有从另一个OR门获得输出线...所以它怎么能得到第一个输出。 就像让我们假设第一个时钟信号为R = 1且S = 0 ....关于它旁边的R或门输入线（依赖于S OR门输出）....如何获得此信号在第一个“输入”信号上。这让我感到困惑？ 我们只是假设它为零还是什么？ 编辑：由于问题令人困惑，R下方的输入线RIGHT（它们都进入顶部的OR门，即是说到它下方的那条）。由于它取决于S输出...。如果它是第一个“时钟”信号...它将设置为什么？零？因为显然它必须等待S的输出才可以将其实际设置为任何值...但是最初考虑的是它。

8 digital-logic  flipflop  latch 

我无法理解此电路中发生了什么。该问题询问“如果并且，则Q的值是多少”（如图所示）。[R¯= 1R¯=1\bar{R} = 1小号¯= 0S¯=0\bar{S} = 0 在这种情况下，如何确定Q的样子？我意识到这个问题可能需要以上知识，这就是为什么我首先问这个问题。关于去哪里的任何信息都将是很棒的。

8 digital-logic  flipflop  latch