SR锁存器（触发器）开始输入？

好的，这可能是一个基本的问题，但是我了解SR锁存器的工作原理，只有一件事。

在R输入和S输入中，可以将它们设置为0或1 .....但是旁边的输入线又如何（取决于R或门或S或门的输出）...那些“开始”是什么？

我认为它是零.....但是有了第一个时钟信号（到R或S）..它还没有从另一个OR门获得输出线...所以它怎么能得到第一个输出。

就像让我们假设第一个时钟信号为R = 1且S = 0 ....关于它旁边的R或门输入线（依赖于S OR门输出）....如何获得此信号在第一个“输入”信号上。这让我感到困惑？

我们只是假设它为零还是什么？

编辑：由于问题令人困惑，R下方的输入线RIGHT（它们都进入顶部的OR门，即是说到它下方的那条）。由于它取决于S输出...。如果它是第一个“时钟”信号...它将设置为什么？零？因为显然它必须等待S的输出才可以将其实际设置为任何值...但是最初考虑的是它。

在此处输入图片说明

digital-logic flipflop latch

Answers:

它们开始时未定义，也就是说可以将它们设置为任意一个。

当您打开电源时，假设没有输入信号的实际锁存器，两个门都将要输出高电平。但是，由于没有两个门完全相同（以及其他现实世界的效果），一个将“赢得”这场比赛，首先将其输出拉高，然后将其他输出设置为低。同一扇门可能不会每次都赢，因此您无法预测开机时的状态。

该图（来自下面的第二个链接）有助于使事物可视化：

亚稳态

有关此和亚稳性的更多信息，请参见以下链接：

— 奥利·格拉瑟（Oli Glaser）
source

我认为我的问题可能被误解了。我不是在谈论R或S，而是在谈论它旁边的输入线。就像连接或门R一样，它下面的线...输入也取决于连接或门S的输出..如果是第一个信号，那么考虑第二条线（在R下方）是什么？或我对您的答案感到困惑：P

是的，我了解-我指的是每个门的输出/第二输入。如果您想象它们没有连接，那么在加电时，两个门都将输出高电平（假设R和S为低电平）。但是，如果连接了它们，则两个输出都不可能立即变为高电平。因此，必须“先到达那里”，但是我们不知道它将是哪一个，因此我们认为在上电时未定义锁存器的状态（即，其他输入之一）。

— 奥利·格拉泽

@Sauron-我添加了一些值得一读的链接。

— 奥利·格拉泽

输入旁边的线是通过反馈路径的输出。如果您不能保证输出状态，也不能保证这些状态。

— Scott Seidman

好吧，然后快速提问.....在没有连接其他信号的情况下，信号是否仍可以通过“或”门。（如果尚未达到R以下的电压，电压可能仍会通过R线吗？）并且您说假设S和R为低电平，它们会自动输出到High。这是为什么呢？

触发器之类的存储设备就是这样-您需要对其进行初始化。您不能假设任何有关启动状态的信息。如果它对电路的功能很重要，则上电例程必须断言其中一个输入以保证已知状态。

— 斯科特·塞德曼
source