Questions tagged «emc»

精心设计的SMPS似乎具有一个电容器，用于连接变压器一次侧和二次侧的接地层，例如此处的C13电容器。这个电容器的目的是什么？ 我已经让我自己了解到它是用于EMI抑制的，但是它可以抑制哪种EMI，以及如何抑制？在我看来，这是断路的唯一分支，因此完全是惰性的，但显然我对此有误。

47 switch-mode-power-supply  emc 

我最近在我的PCB上进行了适当的EMC测试。它没有通过测试，并且似乎在300MHz-1GHz范围内辐射，每50MHz出现一个峰值，而在25MHz出现很小的峰值。 观察近场，您可以清楚地看到周围有许多25MHz谐波： 该板包含一个25MHz的晶体，该晶体必须是信号源，但是问题是，板上的辐射是什么？天线可能是什么？我能想到的候选人是： 接地层充当中心馈送的贴片天线。该板为23mm x 47mm，这使其波长约为1.6GHz的四分之一！ 电源中的电感器。该评估板包含TPS84250和EN5312 集成电感器开关电源IC。也许25MHz信号正在回到这些IC中的电感器，并将它们用作天线。 电缆。尽管在测试过程中在电缆上添加铁氧体似乎没有什么区别，但这使我相信这是PCB本身的问题。 还有别的吗 我想不到还有什么大到足以在如此低的频率下辐射的。 被测设备由一对堆叠在一起的PCB组成。最下面的一个包含25MHz晶体和使用它的芯片。最上面的一个包含电源组件。 有关加分的问题：怎么可能在近场中出现大量25MHz谐波，而在远场中却只能检测到100MHz和50MHz谐波？

40 pcb  emc  radiation  far-field 

我的MAX44251双运放在输出端有一个很小的无用131KHz周期性伪像，似乎与配置无关。 我的假设是EMI，但在电路的任何其他部分都看不到131KHz信号。我还在多个建筑物，多个探头，所有其他电子设备都关闭且被箔屏蔽物包围的环境中进行了测试。 我应该如何删除它？我想至少实现一个噪声低于1mV的电压跟随器。 当我第一次注意到该问题时，该芯片最初用于更复杂的电路中。但是，为了隔离该问题，我制作了一个全新的测试PCB，其中使用了新的组件。测试时，我留下了额外的焊盘以不同的方式重新配置芯片。 现在，它的配置非常简单： 模拟此电路 –使用CircuitLab创建的原理图 旁路盖在底部接地层上。通孔是手工焊接的。 我已经通过安捷伦10X无源探头（很难看到）和如下所示的探头观察到了这种效果，我可以使用它一直放大到2mv / div。最初观察到是因为将输出馈送到比较器，并且比较器输出指示输入信号幅度>所需的2mV。 波形是周期性的，但是有点奇怪。这是从不同角度看的几张照片： 200 ns停止 50 ns自由运行 20 ns自由运行 10 ns停止

36 operational-amplifier  noise  emc 

这是两个路由： 哪个更好？一方面，第一个是不良的，因为接地环是单匝线圈，因此会出现感应电流。另一方面，第二个是不好的，因为当电流大时，接地平面相对点的电势会不同。我糊涂了。

31 emc  routing 

我不是在谈论高零件的切口。我不认为它们是用于通风的，因为它们经常盖有制造商标签。

26 rf  noise  design  emc  precision 

我听说，有时建议通过在其上放一个电阻来“减慢”数字线路的速度，比方说在一个芯片的输出和另一芯片的输入之间使用100欧姆的电阻（假设使用标准CMOS逻辑；信令速率相当慢，例如1-10 MHz）。所描述的好处包括减少EMI，减少线路之间的串扰以及减少接地反弹或电源电压骤降。 令人费解的是，如果有电阻，则用于切换输入的总功率似乎要高得多。被驱动的芯片的输入等效于3-5 pF的电容器（或多或少），通过电阻充电可以吸收存储在输入电容中的所有能量（5 pF *（3 V）2）。和切换期间，在电阻器中耗散的能量（比方说10纳秒*（3 V）2 /100欧姆）。包络线计算表明，电阻器中耗散的能量比输入电容中存储的能量大一个数量级。如何必须更加努力地驱动信号才能降低噪声？

26 digital-logic  noise  emc 

我目前正在制作一个由塑料外壳组成的系统，其中包含一个使用2MHz SPI通过约5cm长的电线与7个ADC通讯的MCU。 问题是我担心EMI。我读到的所有内容都表明，任何不在接地金属机箱中的PCB上安全地放置的数字信号都会辐射过多，无法通过EMI测试。我想这也将包括I2C。 这有可能无法通过EMI测试吗？我该怎么办？ 我正在寻找任何答案，包括“使用不同的总线/ ADC”，但不包括涉及机械更改的答案，例如：“将所有ADC放在同一PCB上”或“将整个东西放在金属盒中” 。我对SPI（包括差分总线）的低EMI替代方案特别感兴趣。 这是有关该应用程序的一些相关信息。如果您需要了解更多信息，请告诉我： 每个ADC板有6条线（电源，GND，CS，CLK，MOSI，MISO）。 ADC当前为MCP3208（Microchip 8通道，12位） 我在一个拼命的空间受限的应用程序中工作，因此对电线添加屏蔽并不是真正的选择。 使用某种差分总线（仅一对或两对）会很好，但是唯一具有差分通信的ADC似乎是多MSPS LVDS类型。 CAN可能太慢，并且对于这种空间受限的应用来说也有点笨重。 采样率：我需要以1kHz对每个通道进行采样。 添加： 只是为了了解空间限制： 在这里，您可以看到ADC PCB之一。这个实际上有一个MCP3202而不是MCP3208，但是它是兼容的。它采用TSSOP 8封装。PCB为11mm x 13mm。黑色电缆的直径为2mm。如您所见，连接器甚至没有空间，导线直接焊接到PCB，然后封装。连接器的缺乏是由于周围空间的限制而不是PCB空间的限制。

24 spi  wire  emc 

由于异步串行通信甚至在当今的电子设备中也很普遍，我相信我们许多人会不时遇到这样的问题。考虑与串行线（RS-232或类似产品）连接并且需要连续交换信息的电子设备D和计算机。即每个发送一个命令帧，并每个发送一个状态报告/遥测帧答复（报告可以作为对请求的响应发送，也可以独立发送-在这里并不重要）。通信帧可以包含任何任意二进制数据。假设通信帧是固定长度的分组。PCPCX msDY ms 问题： 由于协议是连续的，因此接收方可能会失去同步，或者只是在进行中的发送帧中间“加入”，因此它只是不知道帧起始位置（SOF）在哪里。根据数据相对于SOF的位置，数据具有不同的含义，接收到的数据可能会永久损坏。 所需的解决方案 可靠的定界/同步方案可在恢复时间短的情况下检测SOF（即重新同步所需的时间不超过1帧）。 我了解（并使用了一些）的现有技术： 1）标头/校验和 -SOF作为预定义的字节值。帧末的校验和。 优点：简单。 缺点：不可靠。恢复时间未知。 2）字节填充： 优点：可靠，快速恢复，可与任何硬件一起使用 缺点：不适用于固定大小的基于帧的通信 3）第9位标记 -在每个字节之前附加一个位，而SOF标记为1和数据字节标记为0： 优点：可靠，快速恢复 缺点：需要硬件支持。大多数PC硬件和软件未直接支持。 4）第8位标记 -上面的一种模拟，同时使用第8位而不是第9位，每个数据字仅保留7位。 优点：可靠，快速的恢复，可与任何硬件一起使用。 缺点：需要从/到常规8位表示到/从7位表示的编码/解码方案。有点浪费。 5）基于超时 -假定SOF为某个已定义的空闲时间之后的第一个字节。 优点：无数据开销，简单。 缺点：不太可靠。在较差的计时系统（如Windows PC）上无法很好地工作。潜在的吞吐量开销。 问题： 还有哪些其他可能的技术/解决方案可以解决该问题？您能否指出上面列出的缺点，可以轻松解决这些缺点，从而消除它们？您（或您将）如何设计系统协议？

24 serial  communication  protocol  brushless-dc-motor  hall-effect  hdd  scr  flipflop  state-machines  pic  c  uart  gps  arduino  gsm  microcontroller  can  resonance  memory  microprocessor  verilog  modelsim  transistors  relay  voltage-regulator  switch-mode-power-supply  resistance  bluetooth  emc  fcc  microcontroller  atmel  flash  microcontroller  pic  c  stm32  interrupts  freertos  oscilloscope  arduino  esp8266  pcb-assembly  microcontroller  uart  level  arduino  transistors  amplifier  audio  transistors  diodes  spice  ltspice  schmitt-trigger  voltage  digital-logic  microprocessor  clock-speed  overclocking  filter  passive-networks  arduino  mosfet  control  12v  switching  temperature  light  luminous-flux  photometry  circuit-analysis  integrated-circuit  memory  pwm  simulation  behavioral-source  usb  serial  rs232  converter  diy  energia  diodes  7segmentdisplay  keypad  pcb-design  schematics  fuses  fuse-holders  radio  transmitter  power-supply  voltage  multimeter  tools  control  servo  avr  adc  uc3  identification  wire  port  not-gate  dc-motor  microcontroller  c  spi  voltage-regulator  microcontroller  sensor  c  i2c  conversion  microcontroller  low-battery  arduino  resistors  voltage-divider  lipo  pic  microchip  gpio  remappable-pins  peripheral-pin-select  soldering  flux  cleaning  sampling  filter  noise  computers  interference  power-supply  switch-mode-power-supply  efficiency  lm78xx 

我正在研究一个具有wifi模块和芯片天线的4层PCB，该天线位于PCB的一角，下面的铜被移除了，我发现在相同的模块，但是参考设计对此没有太多说明，所以我想知道它们如何工作？我需要多少个通孔？它们的位置，大小以及它们之间的空间？ 这是分线板 这是我目前的设计 编辑：这是该模块的参考设计 编辑： 除了答案中的参考文献外，我还发现了一篇文章，该文章提到了RF设计中的围栏，并对不同的布局进行了一些评估，即High Density RF Loadboard Design第4.3节。通过屏蔽接地 另外，我计算出2.4GHz的过孔之间的间距约为100mils。

21 pcb  noise  antenna  emc 

我知道在带有时钟的电路板上走线，如果高次谐波具有足够的功率，则会导致走线发出电磁波，从而产生EMI。我不明白的是为什么会首先发生这种情况？ 为什么高频电流必须通过导体才能发出EM辐射，为什么低频电流却不会发生这种情况？我了解的是，在这种情况下，电路板走线实际上已开始充当天线，但我不知道原因。

17 electromagnetism  emc  interference 

如果我上过任何EMI / SI课程，那就是尽可能地减少回路。您可以从一个简单的声明中得出许多EMI / SI准则。 但是，由于没有或从未见过Hyperlynx或任何种类的完整的RF仿真工具...很难想象我需要专注于什么。我的知识也完全是基于书/互联网的知识……不是正式的知识，也不是与专家进行过多讨论的基础，因此我可能会有奇怪的概念或空白。 如我所料，返回信号有两个主要组成部分。第一个是低频（DC-ish）返回信号，该信号通常遵循您所期望的……沿着通过电源网络/平面的最低电阻路径。 第二部分是高频返回信号，它试图跟随接地平面上的信号走线。如果您将四层板上的顶层从顶层切换到底层（信号，接地，电源，信号），按照我的理解，HF返回信号将通过绕道而尝试从接地层跳到电源层通过最近的可用路径（最接近的去耦帽，希望...到HF可能更短）。 我想，如果将这两个分量放在电感中，那么实际上都是一样（近直流电阻才是最重要的，在HF处，较低的电感意味着沿着走线的下方跟踪）..但我更容易想象它们分别作为两种不同的模式来处理。 如果到目前为止我还好，那如何在具有两个相邻平面的内部信号层上工作？ 我有一个6层板（信号，接地，电源，信号，接地，信号）。每个信号层都有一个完整的相邻接地层（显然，通孔/孔除外）。中间信号层也具有相邻的电源平面。电源平面分为几个区域。我试图将其保持在最低水平，但是例如，我的5V分离形式在电路板的外部采用了大而厚的“ C”形。其余大部分为3.3V，在大型BGA的大部分下方为1.8V区域，在其中心附近有一个很小的1.2V区域。 （1）即使我专注于确保信号在接地平面上具有良好的返回路径，我的分离式电源平面也会导致我出现问题吗？（2）低频回路在我的“ C”形5V平面分叉处绕道较大会引起麻烦吗？（我通常认为不...？） 我可以想象两个电感几乎相等的连续平面可能会在两个平面中感应返回电流...但是我的猜测是，电源平面上需要的任何明显弯路都会使返回信号自身严重偏向接地平面。 （3）此外，中间层和底层共享相同的接地平面。这有多大问题？我凭直觉猜想，直接在彼此共享相同的接地回路的走线上的干扰，比在同一层上简单相邻的走线耦合对彼此的干扰更大。我是否需要在那儿加倍努力以确保不会发生这种情况？ 我怀疑可能会有“是的，但是您不能不模拟它就知道”的评论即将来临...让我们假设我是在一般地说。 编辑：哦，我只是想到了什么。横穿电源平面是否会分裂带状线的走线阻抗？我可以看到部分具有两个平面的理想走线阻抗是如何降低的...如果一个平面坏了，那可能是个问题...吗？ 编辑编辑：好的，我已经部分回答了有关在信号层之间共享平面的问题。趋肤效应深度可能主要将信号限制在飞机自己的一侧。（1/2盎司铜= 0.7密耳，@ 50MHz时的趋肤深度为0.4密耳，@ 200MHz时为0.2密耳。因此，超过65MHz的任何东西都应该粘在飞机侧面。我主要担心200MHz DDR2信号，但<65MHz的组件仍然可能是一个问题）

17 pcb  pcb-design  emc  signal-integrity 

我已经看到了许多PCB（主要是高速和RF板），它们在整个板的外围或各个部分（通常带有缝合过孔）中都暴露了铜。 我从来没有完全理解这些目的。我听过一些解释称它们为用于处理电路板的“ ESD环”，但是当有很多单独的周长时，尤其是在内侧时（如下图所示），这对我来说意义不大。这些只是顶部的地面露出了吗？如果是这样，揭露它有什么意义？从EMI的角度来看，无论上述接地孔是否裸露，我都不会觉得有什么不同。 我也听说过，或多或少接受这样的外围镀环，通常将其连接到GND，然后通过安装硬件连接到外壳。 谢谢！

16 pcb  pcb-design  emc  pcb-fabrication 

我见过的每个EMC滤波器在AC线和地之间都有一个电容器，配置如下： 模拟该电路 –使用CircuitLab创建的原理图 为什么没有这样配置瓶盖？ 模拟该电路 从中性到接地的额外上限有什么好处？似乎可以减小接地电容，从而降低滤波器的效率。万一电容器发生故障，是否存在安全问题？但是难道不是避免使用Y级电容器吗？

16 capacitor  filter  ground  safety  emc 

我打算将40个 74HC595移位寄存器链接在一起。74HC595s的整个链条将由5 V微控制器，这将产生被控制SDI，CLOCK及LATCH信号。 每个移位寄存器和微控制器都有自己的PCB，如下图所示： 由于机械限制，每个移位寄存器之间的距离约为30厘米（12英寸），因此控制信号将沿大约距离传播。12 m（40英尺）。除此之外，整个系统将安装在非常嘈杂的环境中（靠近荧光灯，电源线等）。 我担心的是控制信号会非常嘈杂，移位寄存器可能会输出错误的信息。我在想： 在每个板上使用一个缓冲IC，以缓冲控制信号。您会推荐哪一个？ 在板之间使用屏蔽电缆传输信号 CLOCK尽可能降低频率。我只需要每天几次更新寄存器的内容。 以上解决方案是一件好事吗？我还能做些什么来使信号线中的（潜在）噪声降至最低？

16 noise  emc  signal-integrity  shift-register 

我正在设计一个具有以下堆叠的4层PCB：信号顶部，地平面，电源平面，信号底部。 这是我做的第一个这样的PCB，它包括一个具有600KHz开关频率的高噪声SMPS，一个32MHz uC和一个无线2.4GHz模块。我希望隔离不同模块的噪声并防止其干扰其他模块，例如，SMPS和uC噪声不应干扰无线模块。为此，我将电源层划分为三个封闭区域，每个电压区域一个（SMPS从用于辅助接通系统的很小的50mA线性稳压器产生的5.0V，3.3V和5.0V），但要保持接地飞机未分裂，并覆盖了所有木板。SMPS，uC和无线模块块在板上彼此分离。 问题是： 这种分开的布置将有助于模块之间传播的噪声吗？ 在顶部和底部倒入接地铜线是否有助于减少电路板外部的EMI噪声？ 最好也将地平面分开（并在顶部和底部各浇注一层NO，以避免形成回路），并以星形方式连接它？我听说最好保持地面完整，但是每个人似乎都有自己的版本。 我的理解是，地面应始终位于信号和电源走线的下方或上方，以最大程度地减少环路并降低电路板产生的EMI。同样，如果不同的块已经在板上物理隔离，它们的返回电流将在未分裂的接地平面中流动而不会互相干扰。那是对的吗？但是我也读到了有关将接地平面分成多个区域的信息，每个子系统一个区域，并仅在一个点（星形连接）中连接这些不同的模块。哪个更好？为什么？

15 pcb  pcb-design  emc  pcb-layers