Questions tagged «pcb-layers»

我正在设计4层PCB，我知道标准堆叠是 讯号 地线 VCC 单语 （根据信号层的不同，可以切换GND和VCC） 问题是，我并不是真的想通过通孔连接所有接地引脚，它们太多了！也许是因为我不习惯使用4层PCB，反正我读了Henry W. Ott的一篇有关不同堆叠的技巧 地线 讯号 讯号 地线 （在信号平面上的电源走线较宽的情况下） 据他介绍，这是采用四层PCB的最佳叠层技术，原因如下： 1.信号层与接地层相邻。 2.信号层紧密耦合（靠近）其相邻平面。 3.接地层可作为内部信号层的屏蔽层。（我认为这需要缝合??） 4.多个接地平面可降低电路板的接地（参考平面）阻抗，并减少共模辐射。（不是很了解这一点） 一个问题是串扰，但是我在第三层中确实没有任何信号，所以我不认为这种串扰会成为这种叠加的一个问题，我是否假设正确？ 注意：最高频率为48MHz，板上也有一个wifi模块。

40 pcb  pcb-design  pcb-layers 

我正在设计一个具有以下堆叠的4层PCB：信号顶部，地平面，电源平面，信号底部。 这是我做的第一个这样的PCB，它包括一个具有600KHz开关频率的高噪声SMPS，一个32MHz uC和一个无线2.4GHz模块。我希望隔离不同模块的噪声并防止其干扰其他模块，例如，SMPS和uC噪声不应干扰无线模块。为此，我将电源层划分为三个封闭区域，每个电压区域一个（SMPS从用于辅助接通系统的很小的50mA线性稳压器产生的5.0V，3.3V和5.0V），但要保持接地飞机未分裂，并覆盖了所有木板。SMPS，uC和无线模块块在板上彼此分离。 问题是： 这种分开的布置将有助于模块之间传播的噪声吗？ 在顶部和底部倒入接地铜线是否有助于减少电路板外部的EMI噪声？ 最好也将地平面分开（并在顶部和底部各浇注一层NO，以避免形成回路），并以星形方式连接它？我听说最好保持地面完整，但是每个人似乎都有自己的版本。 我的理解是，地面应始终位于信号和电源走线的下方或上方，以最大程度地减少环路并降低电路板产生的EMI。同样，如果不同的块已经在板上物理隔离，它们的返回电流将在未分裂的接地平面中流动而不会互相干扰。那是对的吗？但是我也读到了有关将接地平面分成多个区域的信息，每个子系统一个区域，并仅在一个点（星形连接）中连接这些不同的模块。哪个更好？为什么？

15 pcb  pcb-design  emc  pcb-layers 

我试图将自己的头缠在多层PCB的结构上，尽管我能理解很多事情，但我却无法掌握“预浸料”和“芯”的概念。他们到底是做什么的？我在下面附上了参考书库。 我对它们的唯一了解是，它们用于将各层粘合在一起。但是为什么两者同时，为什么不仅是“预浸料”还是“核心”？他们如何彼此区分？ 您能为我揭开这些神秘的面纱吗？ 也可以理解该方面以及如何确定层堆叠的任何良好参考。

14 pcb  pcb-layers 

我需要设计一个电路来加热我的PCB。建立这种电路的方法有很多。但是我从“ 在低温环境中加热PCB ”一文中学到，也许我可以使用走线作为加热器。 我的第一个想法是使用一个内层作为热床，并在其中放置铜迹线。我已经在Internet上搜索了一段时间，但是找不到关于该主题的任何应用笔记或讨论。 所以我的问题是：将内层用作加热床是好还是合适？如果没有，是否有不利条件？ （我不熟悉PCB板的制造过程。因此，我不确定是否可以在内部层中放置走线）

14 pcb  temperature  heat  trace  pcb-layers 

我目前正在为客户设计混合信号PCB，并且我已经阅读了很多有关信号完整性的信息，并且大多数书籍都推荐使用4层板（或更多），因为其接地层牢固且抗噪性强。减少路由。 所讨论的电路板在模拟部分具有两个16位ADC和两个具有OP放大器的16位DAC，在数字部分具有一个带有一些电平转换器和MOSFET的微控制器，并且在电源中具有两个DC / DC转换器和一个LDO稳压器部分。空间不是很大的限制，但是在模拟部分具有高分辨率和低噪声很重要。在数字部分和模拟部分的边缘之间有一个I2C和SPI总线，工作频率低于10 MHz。 明智地进行布线，我可以分两层完全完成此板。我真的会注意到4层板和专用接地层在信号完整性方面的巨大差异吗？值得额外付费吗？我倾向于4，但我想听听您的意见。 在此先感谢大家。

12 pcb  pcb-design  pcb-layers 

我需要在PCB上打孔的焊盘，但焊盘的顶部和底部需要有不同的网，即，顶部和底部必须隔离。这是图片 是否可以为PCB制造商制造？如果是，我如何在Altium中设计它？

11 pcb-design  pcb-fabrication  altium  pcb-layers 

我正在Altium Designer中设计PCB。我的项目中有一个非常大的散热器。当我将其放置在PCB上时，其下将有许多空白空间，可用来放置其他小型组件。我试图把这个桥式整流器的一部分放在下面。在现实生活中这在几何上是可能的。但是，Altium Designer对此发出了警告警告（或错误？）（如您在图像中看到的那样，元素变为绿色）。 如何仅针对这两个元素或整个顶部覆盖层禁用此警告/错误？

11 altium  clearance  pcb-layers 

我现在已经设计了一些PCB，但从未在良好实践中投入过多精力。它们是小板，大多数重点放在确保已连接的所有东西都已连接上。 现在，我想更加认真地制作设计良好的电路板。我已经多次设计和重新设计了我当前的项目，试图设计出美观的布局。 该项目基于在16Mhz晶体上运行的ATXMega256 mCU，总共约有60个组件，其中有7或8个是IC。 对于我的下一次重新设计，我计划尝试“曼哈顿路由”，至少尝试并以各种方式帮助您进行疯狂的跟踪-但这有点不合时宜。 我似乎最常遇到的问题是了解为每个IC供电的合适方法。通常，我会以菊花链方式将它们链接起来，但这被认为是一种不好的做法。 这是我关于供电的问题 我听说过“星型配置”，其中所有IC都直接连接到稳压器，但是还没有看到现实生活中的例子，因此我不确定如何将其设计到我的项目中。听起来好像一团乱麻的痕迹从我脑海中浮现。您能发布一个设计良好的星型配置示例吗？ 使用星形配置而不是电源平面会带来一些优点和缺点，而不是电源随处可见。 什么时候可以将平面用于VCC，特别是用于2层板上的VCC，我听说它在2层板上并不常见？ 如果我不应该使用电源平面，那么在走线需要相互交叉的情况下更好：使用via的GPIO或via的电源？ 如果可以在2层板上使用电源平面，那么VCC应该在顶层还是底层，显然我也应该有一个接地平面。 我知道对这些问题没有双赢的答案，因为每个项目都会有所不同并且需要不同的计划，但是我认为它背后的基本概念应该在一定程度上是普遍的，人们会遵循。您必须先了解规则，然后才能打破规则。 我也意识到这些问题可能超出了在线讨论的范围，但是我正在寻找更通用的答案，这些问题可以帮助我朝正确的方向发展。

11 power  pcb-design  ground  pcb-layers 

我花了一个周末来吸收Eric Bogatin的视频讲座，并读了他的书《 Signal and Power Integrity-Simplified》 他指出，PCB的返回路径可以是任何直流平面，该平面可以是信号路径下方的VCC导轨。 考虑以下简单电路 模拟此电路 –使用CircuitLab创建的原理图 如果将U1和U2放在顶层，而TX和RX仅在顶层布线，则信号的返回路径（TX到RX）将为Vcc。我可以。 我的问题是，当返回电流刚好到达TX引脚下方时，电流流向何方？在这一点上，它是否找到通往Gnd的道路，还是回到TX并通过芯片，然后回到地面？ **从书中添加文本**

10 pcb  signal-integrity  pcb-layers 

我已经为一个项目开发了一块板，而打算将其组装在可插拔模块中的公司刚刚问了我一个奇怪的修改。 当前它是一个4层板：顶部信号，接地，电源，底部信号。很标准。 他们要我将接地层与底部信号层交换。这样，他们可以轻松地将机械外壳（具有较大散热片）与带有薄石墨层的接地层接触。它们旨在改善某些关键组件的散热，这些关键组件已经通过组件裸露焊盘与接地层接触。 我试图弄清楚这是否是个坏主意。这是我的注意事项： 板上路由的信号最多不是HF，最大10MHz，并且板上没有方波时钟。 某些信号的最快边沿建立时间只有几微米，并通过不同板子的连接器进入，因此它们可能已经被连接器寄生电容过滤掉了。 对于返回路径，使参考层远离信号层似乎是个坏主意。更好的堆栈可能是：（顶部信号，电源，信号，地线）。 另一方面，增加那些关键组件（一些非常低噪声的TIA）与参考平面的距离会减小寄生输入电容（当前约为0.5pF），从而降低TIA配置的输出噪声。 你的偏见是什么？ 您的评论的一些答案： 是否可以仅在底层添加多边形浇筑物？ 可能是，但是一个区域中有一堆无法重新路由的信号。由于石墨是导电的，因此我只能依靠阻焊层来避免短路，过孔的隔离可能是个问题（我不能使用帐篷式过孔）。 信号层是否被地面淹没？ 目前没有。主要是为了减少TIA对地的输入电容，但是我确实可以填充一些区域。 高温组件能否移到PCB的底部？ 不可以，由于其他组装和布线限制，它们必须位于顶层。 他们实际上在乎电源层在哪里，还是只希望底部接地？ 他们只是要求地面是底部。这就是为什么我考虑了备用堆栈（顶部信号，电源，信号，地线）的原因。 石墨是导电的。如果您的通孔没有完全拉紧/填充，您将面临整个问题。 我也很担心。此外，如果我没有从信号迹线中完全清除该区域，那我只是依靠阻焊层提供的隔离，这很容易被划伤。

9 pcb  ground  emc  pcb-layers 

我看到2层PCB的原型制造确实很便宜。4层PCB的价格几乎高出4倍。我有一个使用DDR3 RAM的设计，需要匹配走线长度。但是，我还需要降低成本。我观察到，与4层PCB相比，采用更大的2层PCB更经济。如果我使用2层PCB而不是4层PCB，尽管走线长度更长，设计是否可行？ 为什么4层PCB与2层相比如此昂贵？从2-4层起价差大吗？我想知道为什么 ？当具有RAM时，大多数商业设计似乎使用4层。但是他们能够以如此便宜的价格出售。我知道批量生产确实有帮助，但是PCB成本实际上降低了多少b？有人说少量制造4层PCB是4 $吗？数量达到100时，多少钱？

9 pcb  pcb-design  pcb-fabrication  pcb-layers 

在工作中，我继承了多层PCB设计，需要将其发送出去以进行报价和最终制造。它包含两个标记为“ AIRGAP”的内层。这些气隙层的目的是什么？ The board stackup is as follows: 1. Top Silkscreen 2. Top Soldermask 3. Top Copper 4. Ground Layer 5. Ground Layer Airgap 6. VCC Layer 7. VCC Layer Airgap 8. Bottom Copper 9. Bottom Solder mask 板上的最高电压约为40伏，因此我认为这不是高压设计。 是否将其视为四层板或更多？我们发送给它的一些董事会机构也感到困惑。

8 pcb  pcb-design  pcb-fabrication  pcb-layers 

我刚刚为我制造了一块PCB，但似乎阻焊层仅应用于铜的位置。我试图找出是否是我的错。 据我了解，除了红色的地方（焊盘/通孔等），板上所有地方都应该有阻焊层。我对么 ？ 这是GTS图层文件的外观： 编辑： 注意，选择了黄色阻焊层。我还没有亲自见过PCB，但对我来说似乎没有阻焊层。但是也许我只是愚蠢/瞎子。 这是照片印刷电路板：

8 pcb-fabrication  pcb-layers  solder-mask 

是否可以将特定的电线隐藏在鹰中而不隐藏所有电线？ 因此，如果有一个我目前不感兴趣的网络，但是它具有大量的连接，并且使其他电线的位置混乱，我可以将其隐藏。我想在GND和+ V上执行此操作，但不希望运行Ratsnest导致倒水。 有任何想法吗？

8 pcb-design  eagle  pcb-layers