IC上多个GND和VCC的原因
Answers:
我想到三个原因：
1）看一下微控制器胆量的特写。
那里有很多东西。该芯片的每个部分都需要电源。来自任何一个引脚的电源都可能需要耗费大量精力才能到达设备的每个部分。多条电源线为设备提供了多种获取功率的途径，从而可以防止在大电流事件期间电压下降得太多。
2）有时，不同的电源引脚为芯片内的特定外围设备供电。当某些外围设备需要尽可能干净的电源以正确运行时，才执行此操作。如果外围设备共享芯片其余部分使用的电源，则可能会受到线路噪声和电压突降的影响。模拟电源就是一个例子。您注意到在MCU上通常会看到AVCC引脚。该引脚是专用于芯片上模拟外设的电源。确实，这只是上面＃1的扩展。
3）MCU以一种电压为内核供电但以另一种电压操作外设的情况并不少见。例如，我最近使用过的ARM芯片的内核使用1.8V。但是，当驱动为高电平时，数字输出引脚将提供3.3V电压。因此，该芯片需要一个1.8V电源和一个单独的3.3V电源。
要记住的主要事情是，连接这些电源引脚是绝对必要的。即使在进行开发工作时，它们也不是可选的。
至于芯片上的底部焊盘，它可以增加散热。芯片设计人员认为，芯片的外壳和引脚可能无法将热量充分散发到硅片上。因此，底部的额外垫子就像散热器一样，有助于降低温度。如果预期零件需要散发大量热量，则需要大量倒入铜以将其焊接到该焊盘上。
需要多个电源和接地引脚的三个主要原因。
阻抗。芯片会消耗大量电流。特别是CMOS芯片（基本上是任何现代数字IC）在每个时钟周期的很短时间内就消耗大量电流。电源连接中的任何阻抗（在这种情况下为电阻或电感）都会导致芯片配电网络中的电压变化或电压下降。这可能会导致运行可靠的问题。这也是使用旁路电容器的原因。它们通过为非常靠近芯片的高频电流提供返回路径，来防止这些开关瞬变通过电源轨影响电路板上的其他组件。大型芯片实际上将旁路电容器直接放置在封装上。如果您看一看现代的CPU，您会看到旁路电容器焊接到芯片管芯周围和/或底部的封装中（如果引脚上有孔）。放置它们的最佳位置是在裸片上，但是电容器占用大量的硅面积，因此，在大多数情况下，这样做太昂贵了，不可行。独立的模拟电源引脚用于防止芯片数字部分的开关噪声通过引脚和/或键合线的阻抗影响电源的模拟部分。消耗大量电流的芯片也需要多个电源引脚。现代微处理器在大约1伏的电压下会消耗大约100 A的电流。电源线的电阻必须非常低，否则会损失大量热量。
多种电压要求。有时，芯片的不同部分将以不同的电压运行。一个典型的例子是低压内核和高压I / O。内核使用较低的电压来降低功耗（CMOS中的功耗或多或少与频率和电压的平方成正比，因此，如果您可以将电压降低30％，则功耗可以降低50％）而I / O则以更高的电压运行，以便更好地与外部电路连接。有时核心电压甚至是可变的。这是通过一种称为动态电压和频率缩放（DVFS）的功率优化技术来完成的。随着芯片上软件负载的变化，它将命令频率和电压发生变化以节省功耗。当频率降低时，电压也可以降低以达到
信号完整性要求。在现代芯片中，引脚上的信号可以非常快速地转换。这些转换所需的电流需要通过电源或接地引脚的返回路径。如果该引脚距离较远，则最终会形成一个较大的电感环路，该环路不仅会影响所涉及的电源/接地引脚和信号引脚，还会由于磁场而影响环路中的任何其他引脚。这会导致串扰，其中一个信号会影响相邻信号。芯片的设计不仅要有足够的电源和接地引脚来供电，而且还必须在合理的位置使用引脚以减少串扰。
赛灵思创建了一种特殊的电源和接地引脚分配方案，称为稀疏V形。这个想法是创建一个电源和接地引脚的拼板，将返回路径放置在尽可能靠近所有I / O引脚的位置，而不需要疯狂数量的电源和接地引脚。下图表示采用1513引脚的BGA封装中的Virtex 4 FPGA上的所有电源和接地引脚。
中央的Vccint和接地引脚高度集中，将内核电压提供给实际的FPGA芯片。FPGA在1.2伏特时可以吸收30或40 A的电流。需要大量的引脚才能为提供给可编程逻辑阵列的高电流提供低阻抗路径。Vccaux引脚为某些支持电路供电，包括JTAG接口。Vcco和接地引脚的图形为I / O组供电。它们还提供了实际I / O信号的返回路径。每个I / O引脚都与至少一个电源或接地引脚相邻，从而将电感和串扰降至最低。
一些FPGA还集成了速度高达每秒28吉比特的高速收发器。高速串行器和解串器基本上是非常高速的模拟电路（您可以达到足够高的速度，不再是真正的数字化），因此它们需要专用的电源。通常，它们带有单独的线性稳压器，以确保该敏感电路正确运行，并确保许多GHz的瞬变不会对其他任何事物产生不利影响。