为什么ST建议为72 MHz MCU使用100 nF去耦电容？（而不是10 nF。）

我一直在阅读有关去耦电容的信息，但我似乎无法理解为什么ST建议在72 MHz ARM微控制器上推荐100 nF的去耦电容。

通常，由于谐振，100 nF的去耦电容仅在大约20-40 MHz时才有效。我认为10 nF去耦电容比较合适，因为它们的谐振接近100 MHz。

（显然，这取决于封装及其电感，但从我所看到的来看，这些只是标准值。）

根据STM32F103数据表，ST建议在_VDD上使用100 nF电容，在VDDA 上建议使用10 nF电容。这是为什么？我想我也应该在V _DD上使用10 nF 。

您应注意的三件事：

1）我认为，数据表和应用笔记中的大多数旁路建议都是相当随机的。您可能会比编写应用说明的人更容易成为一名工程师：-)。更好的数据表将讨论您作为电路板设计人员应提供的阻抗以及频率如何。我在这里写过这个。

2）大多数寄生电感来自安装电感（封装和通孔长度），而不是电容器本身。这就是为什么您想要更小的包装而不是更小的价值的原因。这也是为什么您希望使通孔靠在一起并使用紧密耦合的电源/接地层的原因。

3）芯片可能有一些旁路作为封装和芯片的一部分，但是理想情况下，应该在数据手册中对此进行详细说明，然后再利用它（回到我的第一点）。如果不是（这很可能），您可以尝试自己测量，就像我在这里所示。

您可能要使用pdntool.com之类的东西，根据您的阻抗和频率要求选择最佳的旁路电容器组合。在过去的15多年中，该方法已在许多项目中可靠地运行。

我借口在这里插入自己的博客文章，但是对我而言，以这种方式查找参考文献要快得多。随时问更多问题。

可能的原因在这里，我在做一个有根据的猜测-因为我没有设计该芯片，所以意法半导体已经通过使用裸片上的备用区域在芯片上集成了一些高质量的旁路电容。该电容的质量很高，谐振很高，电感也很小。常见的做法是使用栅极，阱甚至金属层电容，这样可以减少片外电容器的要求，从而增加客户获得成功的可能性。