上拉/下拉电阻的放置/位置？

我已经将微控制器GPIO引脚（打算用作输出）连接到DC-DC转换器的高电平有效Enable输入引脚。由于该引脚为高电平有效，并且由于我不希望该转换器在上电或需要它之前开启，因此我在该线上使用了下拉电阻以使其保持禁用状态。

对于该下拉电阻的理想放置位置，我有些困惑。应该将其放置在GPIO引脚还是GPIO引脚附近Enable？

对于上拉电阻，在Enable低电平有效且必须在线路上使用上拉电阻的情况下，也存在同样的问题。

— 爱之谜
source

其实并不重要，但是将其放置在靠近其上拉或下拉输入的位置可能更清楚。

— pjc50 2014年

谢谢回复。如前所述，它的当前位置在DC-DC转换器的Enable引脚附近。所以我将其留在那里。顺便说一句，我认为这更多是“直觉”的情况，而不是合乎逻辑的。我可能是错的。

— LoveEnigma 2014年

我很难想象这会带来任何真正的改变。上拉电阻通常约为5-10K欧姆。如果我们假设电阻为10％，则意味着公差为+/- 500-1K欧姆。在您将电阻值更改为接近该值之前，需要花费很长的时间。IOW，您可以轻松地构建两次相同的电路，并在输入引脚旁边放置一个电阻，另一个电阻则尽可能地远离它，而距离较远的电阻仍可以（轻松）具有“更强”的上拉电阻/ down比更接近的那个。

— 杰里·科芬

杰里，感谢您的投入。我了解您的意思是信号上有两个PU / PD，对吗？

— LoveEnigma 2014年

理想情况下，应该没有明显的区别，但是我总是将这个“保护”电阻靠近它要保护的引脚。有两个原因：

如果将下拉电阻器靠近MCU，并且从MCU到转换器的走线很长。如果转换器的使能引脚将提供一些电流，则该电流将流过长走线，并且下拉电阻会接地。如果走线阻抗很高，则转换器的使能引脚可能会出现高电平！无论如何，它将降低您的噪声容限。
如果您的MCU离转换器很远，则将电阻靠近转换器放置会使电路更清晰。一旦您的电路板出现问题，这将使调试工作变得更加容易。

— 发散
source

感谢您的答复，分歧。但是，作为输入源电流的引脚又如何呢？您是说漏电流还是噪声？

— LoveEnigma 2014年

是的，也许泄漏，这取决于内部电路。在某些情况下，当您在引脚上施加低电平时，可能会有电流从引脚流出，请仔细阅读文档。

— 2014年

您可以认为所有走线都具有一定的阻抗，如果上拉电路的走线较长，则总上拉将为，并且如果您的引脚具有内部阻抗，走线阻抗将使上拉电路更弱，也就是说，引脚上的电压将更低。虽然差异可能很小。因此，我总是将PU / PD放在需要它们的引脚附近。

R_{p} + R_{t r a c e}

$R_{p} + R_{trace}$

R_{i n}

$R_{in}$

— 2014年

是的，在这种情况下，我也将其放置在B板上。这样，即使A和B失去连接，我也可以使B板上的晶体管处于固定状态，并且状态已知。

— 2014年

好的，在这种情况下，我将下拉按钮放在B板上。但是还有一个问题，如果您没有在二极管的阴极（即BJT的基极）下拉任何信号，如果您的MCU输出的电平很低，那么您的二极管将熄灭，那么BJT的基极电荷将流向何处（假设它是一个NPN ）？它将使关闭时间更长。

— 2014年