SR锁存器中Q的开始状态是什么？

在这个图中

Q的开始状态是什么？由于S和R的第一个NOR依赖于先前的结果，因此第一次迭代一定要有一些东西吗？

注意：我上数字逻辑课程的第一年，所以问题是理论上的使用（表制作，它所适用的各种家庭作业问题等），而不是实际的实现。仅针对“如果R是__而S是__是什么？”之类的东西。像这样的简单事情。

如果您刚刚接通电源，则初始状态将是竞争状况的结果，具体取决于哪个门输出首先会变高。实际上，一扇门或另一扇门往往会具有更快的上升时间，因此它很可能会以一种状态或另一种状态上升，但并不能保证。

RS锁存器具有稳定的Q高状态和稳定的Q高状态，但是它也具有实质上无限数量的亚稳态。当锁存器处于亚稳定状态时，输出可以在任意时间长度内任意切换为高电平和低电平，尽管实际上大多数亚稳态都可以很快地转换为稳定状态。

假设每个门的输出传播时间精确到一纳秒，两个输入同时从高切换到低。当输入高时，两个输出都将低。然后，它们切换后的一纳秒，两个输出都将很高。一纳秒后，两个输出都将变低，然后都变高，等等。在实践中，门当然不会以这种完美平衡的方式工作，但是，仅仅保持平衡不会完全阻止亚稳。无论是不是为了量子限制，无论如何尝试调整电路，理论上都可以构造一个刺激，其中一个输入领先另一输入以正确的数量将事物置于亚稳状态达任意长度。时间。在实践中，可以构造电路，以使扩展的亚稳定性需要这样一种精确的刺激，使得这种刺激实际发生的可能性是极小的。但是，重要的是要意识到亚稳定性，因为它会引起奇怪和意外的行为。

几乎任何锁可以扔进亚稳状态，如果VDD上升和恰到好处的格局下降。这样的亚稳态通常会很快解决，但是需要注意的是，亚稳态锁存器的输出似乎可能会以一种方式切换，然后在一段时间后切换到相反的状态。

有人问过同样的问题：
闩锁如何确定其初始状态？

我添加了一个答案，解释了当您自己构建触发器时如何实现所需的初始状态：https :
//electronics.stackexchange.com/a/446285/224980

我知道我们不应该发布“仅链接”答案，但是由于此链接再次指向StackExchange，并且由于我的答案很长，因此我认为将其复制到此处并不足够。

我想您只想要真相表。

这是事实表：

R | S | 问
--- + --- + -------
 0 | 0 | 没变
 0 | 1 | 高（1）
 1 | 0 | 低（0）
 1 | 1 | 不可预料的

对于最后一种情况，Q和Q'相同，这是不可能的。