DRAM和其他大规模冗余工艺的产量

我现在正在整理电气工程方面的文献，以可靠地生产高度复杂但又非常脆弱的系统所采用的各种策略，例如DRAM，其中有成千上万个组件，而且单个故障会使整个系统变砖。

似乎采用的常见策略是制造更大的系统，然后使用可设置的保险丝有选择地禁用损坏的行/列。我已经读到[1]（截至2008年），没有DRAM模块脱机运行，并且对于具有1GB DDR3模块的所有维修技术，总良率从约0％增至约70％。

但是，这只是一个数据点。我想知道的是，这是在现场广告吗？与SoA相比，是否有体面的资源可以讨论产量的提高？我有这样的消息来源[2]，他们在讨论第一性原理推理的收益方面做得不错，但是那是1991年，我想/希望现在情况会好一些。

此外，即使在今天，是否仍在使用冗余行/列？这种冗余技术需要多少额外的电路板空间？

我也一直在寻找其他并行系统，例如TFT显示器。一位同事提到，三星曾一度发现制造破碎的显示器然后修理它们更便宜，而不是将其过程提高到可接受的产量。但是，我还没有找到一个不错的消息来源。

参考

[1]：Gutmann，Ronald J等。晶圆级3-d Ics制程技术。纽约：施普林格，2008年。[2]：Horiguchi，Masahi等。“一种用于高密度DRAM的灵活冗余技术。” 固态电路，IEEE Journal of 26.1（1991）：12-17。

dram redundancy

— 墨角甲
source

今天，行和列冗余仍在使用。在Itanium 2 L3缓存中使用了块级冗余（请参见Stefan Rusu等人，“ Itanium 2 Processor 6M：更高频率和更大的L3缓存”，2004年）。成品率的另一个考虑因素是兼顾速度/功率/工作温度和“容量”（例如，芯片多处理器可以出售一系列核数；理论上，即使是高缺陷数的DRAM也可能以一半容量出售）部分）。

— Paul A. Clayton

着迷，谢谢。看一下缓存的设计，我看到140个子阵列，每个子阵列有2个子库，这些子库又有8个96x256阵列块。每个块有32位。这意味着总共需要140 * 2 * 8 * 96 * 256 * 32 = 1.762x10 ^ 9位来生成48x10 ^ 6位存储。它是否正确？

— Mephistopheles

不，这32位是96x256块的一部分（每条高速缓存行12个高速缓存方式* 8 * 4 * 32位）。还应注意，某些位用于ECC，因此高速缓存具有6MiB的数据。（使用ECC会在分档下带来另一个产量的折皱。ECC的要求因应用而异，多余的ECC可用于支持较低的电压（或DRAM的刷新率）而不会降低较低功率部件的数据，并为制造提供校正这是一个理论上的考虑，因为营销因素通常不允许这种灵活性。）

— Paul A. Clayton

再次感谢。这更多地用于估计制造过程的总成本。也就是说，要达到此6MiB，需要多少额外的板级空间（作为已用物理资源的代表）？我将尝试从L3缓存占用的区域进行估算，然后再回头。

— Mephistopheles 2015年

使用位单元区域不能解决行解码和其他开销。可以通过识别140个子阵列中的4个为备用阵列（略少于3％的开销）来简单地估计冗余的区域开销，而忽略额外的路由开销。还应注意，已售出3MiB L3缓存版本，因此允许6MiB版本的产量降低。（我猜想为SRAM单元使用大于最小尺寸的晶体管以降低泄漏，也可能会稍微降低有效缺陷率。）136个使用的子阵列表示ECC的8（开销为6 +％）。

— Paul A. Clayton

除非出于某种原因，否则任何制造商都不会发布产量数据。这被认为是商业秘密。因此，要直接回答您的问题，不，在行业中没有广告。

但是，有许多工程师的工作是提高生产线的吞吐量和生产线的成品率。这通常包括使用合并和块冗余之类的技术，以使离线功能的损失足以可销售。今天肯定会使用块冗余。这很容易分析：

（每部分失败的块）/（每部分的块）*（每部分的失败块）/（每部分的块）

这将使您获得两个并行块都失败的可能性。我怀疑您最终的收益率会低至70％，因为通常90％是最低可接受的收益率。

— 汤姆·布伦德林格
source

在感谢您的答复的同时，@ Paul-a-clayton提供了此信息，并且还能够在评论中引用真实的出版物（特别是Itanium 2）。此外，尽管在那些论文中讨论了块冗余，但它说：“这种子阵列的使用可以优化芯片面积的使用，而不会限制核心平面图”，而没有提到容错。如果您有专门提出将块冗余作为错误解决工具的论文，将不胜感激。

— Mephistopheles 2015年