为什么CPU越来越小？

19

众所周知，随着时间的流逝，处理器（或芯片）变得越来越小。英特尔和AMD争夺最小标准（45纳米，32纳米，18纳米……）。但是，为什么在最小的芯片面积上具有最小的元件如此重要呢？

为什么不制作90nm 5x5cm cpu？为什么将6个磁芯压缩到216mm2的面积中？从更大的面积散发热量将更容易，制造将需要精度较低（因此价格更便宜）的技术。

我可以想到几个原因：

较小的尺寸意味着可以在单个晶片上制造更多的芯片（但是晶片不是很贵，对吗？）
较小的尺寸对于移动设备非常重要（但日常PC仍使用塔盒）
小尺寸取决于光速限制，芯片不能大于电磁场在1个周期内可以传播的距离（但在3GHz时大约为几厘米）

那么，为什么芯片需要变得越来越小？

cpu integrated-circuit

— 克罗姆斯特说支持莫妮卡
source

3

还有法律吗？:)

— 肯尼

在大多数情况下，最终的包装尺寸（适合将其安装在手机中）取决于包装的类型和引脚数。换句话说，即使对于较大的工艺，实际的芯片尺寸也通常比封装所指示的要小得多。封装是制造高引脚数IC成本的很大一部分，比您想象的要多得多，有时甚至比制造实际的管芯还要多。

— 马克

@Mark-手机制造商想要越来越多的CSP（芯片级封装），其尺寸几乎与裸片相同。您再也无法在智能手机中证明TQFP之类的软件包了，因为它们的空间太低了。

— stevenvh 2011年

@stevenvh我想我们说的是同一句话，封装的选择以及将多个芯片压缩到一个封装中以减少引脚数和外部组件的需求，主要是在推动手机IC的小型化。工艺尺寸通常不是限制因素，尤其是在高引脚数器件中。

— 马克

8

需要明确的是，CPU实际上并没有变小。它们保持大致相同的尺寸，但是包含越来越多的晶体管，因为每个晶体管的尺寸正在减小。

— David Schwartz

34

就像糖果吧。他们以相同的价格不断缩小尺寸，以增加利润。

严重的是，有充分的理由选择较小的芯片。首先，最重要的是可以将更多的芯片装配到晶圆上。对于大型芯片，成本全部取决于其所用晶片的比例。不管晶圆产生多少芯片，处理晶圆的成本几乎是固定的。

不过，使用较少的昂贵晶片只是一部分。产量是另一个。所有晶圆都有瑕疵。可以认为它们很小，但随机散布在晶圆上，碰到这些缺陷之一的任何IC都是垃圾。当晶圆被许多小型IC覆盖时，只有一小部分是垃圾。随着IC尺寸的增加，碰到缺陷的比例也随之增加。作为指出问题的不真实示例，请考虑以下情况：每个晶圆都有一个缺陷，并被一个IC覆盖。良率将为0。如果被100个IC覆盖，则良率将为99％。

产生的收益远远超过此，这大大简化了问题，但是这两种影响确实促使较小的芯片更经济。

对于真正简单的集成电路，封装和测试成本占主导地位。在这些情况下，功能尺寸并不是驱动因素。这也是最近我们看到更小更便宜的包装激增的原因之一。请注意，非常大的功能尺寸正在由非常大的IC（例如主处理器和GPU）推动。

— 奥林·拉斯罗普（Olin Lathrop）
source

17

此外，硅锭是圆形的，因此随着芯片变大，每个晶片将损失更多芯片，即。您可以将更多较小的正方形筹码放入一个圆圈中。

— 马丁

2

+1 @Martin，更不用说它是在晶圆的边缘，我们发现了许多器件故障。

— 肯尼

1

@endolith：考虑区域优化的工作原理。圆形横截面是最佳的形状。

— 奥林·拉斯洛普

1

当且仅当较大和较小骰子的结构（衬底掺杂，晶体管技术，金属化层数等）相同时，才能用较小的骰子填充边缘周围的孔。此外，两个设备的生产率已链接在一起，可能与两个不同零件的需求率不相似。因此，很少有您可以摆脱这种技巧。

— Mike DeSimone

7

由于制造工艺，晶片必须是圆形的。为了制造硅单晶，将起始晶体浸入熔融的掺杂硅浴中，并在旋转晶体的同时将其缓慢取出。精确控制旋转速度和提取速度，既可以确定晶体的直径，又可以防止形成多晶缺陷。直径和长度也受机械因素的限制，例如，在断裂和掉落之前可以拉出多少。之后，将其切成薄片并抛光。

— Mike DeSimone

21

随着工艺尺寸变小，功耗降低。

较小的晶体管工艺允许使用较低的电压，并结合构造技术的改进，这意味着〜45nm处理器所消耗的功率不到90nm处理器所具有的类似晶体管数量的一半。

其原因是，随着晶体管栅极变小，阈值电压和栅极电容（所需的驱动电流）变低。

应当指出的是，正如奥林指出的那样，随着漏电流变得非常重要，这种改进水平不会继续缩小到较小的工艺尺寸。

您的另一点是信号在芯片周围传播的速度：

在3GHz处，波长为10cm，但是1/10的波长为1cm，这是您需要开始考虑数字信号的传输线影响的地方。另外请记住，对于Intel处理器，芯片的某些部分以两倍的时钟速度运行，因此0.5cm成为传输线效果的重要距离。注意：在这种情况下，它们可能同时在两个时钟沿上工作，这意味着时钟不能在6Ghz上运行，但是正在进行的某些进程正在快速移动数据并必须考虑影响。

在传输线影响之外，您还必须考虑时钟同步。我实际上不知道微处理器内部的传播速度是多少，对于非屏蔽铜线，光速是光速的95％，而对于同轴电缆，光速是光速的60％。

在6Ghz时，时钟周期仅为167 皮秒，因此高/低时间约为84皮秒。在真空中，光可以在33.3 picosends中传播1厘米。如果传播速度是光速的50％，则传播1 cm的时间更像是66.6皮秒。这与晶体管和可能的其他组件的传播延迟相结合，意味着即使在3-6Ghz的小芯片上移动信号，所花费的时间对于维持适当的时钟同步也很重要。

— 标记
source

4

功能降低到一定程度，功耗降低。较低的开关电压使FET的导通和关断状态的比率较小。这意味着存在大量的截止状态泄漏，以使导通状态阻抗足够低。结果，泄漏功率是运行某些现代处理器所需功率的很大一部分。功率仍会随时钟速率增加，但最大时钟速率受始终存在的亚泄漏功率限制。现代处理器中有许多有趣的折衷，它们之间的平衡迅速变化。

— Olin Lathrop

1

您的光线太快了十倍：3.33×10 ^ -12 s×3×10 ^ 8 m / s = 10 ^ -3 m = 1mm。

— starblue 2011年

@Olin Lathrop同意，在最近几代人中，泄漏是主要的限制因素。我主要是指从90nm到45nm的过渡，它的功率确实下降了近乎线性。正如您所说，线性度在45nm以下不存在。

— 马克

5

主要原因是您提到的第一个。晶圆（您称为板）非常昂贵，因此您希望从中获得最大的收益。较早的晶圆直径为3英寸，今天的晶圆为12英寸，显然，这不仅给您带来16倍的不动产，而且还可以得到更多的裸片。
因此很明显，即使看起来好像没有必要，他们也将这种技术用于塔式PC中使用的CPU。另外，请不要忘记笔记本电脑也具有这种CPU，并且就空间而言，它们在预算之内。
速度也是一个问题，在3 GHz信号下每个时钟周期的传播距离小于10 cm。作为经验法则，我们必须照顾到传输线的影响。不到1厘米。

编辑
较小的特征尺寸也意味着较小的栅极电容，这可以提高速度。更快的开关速度意味着更低的功耗，因为MOSFET会更快地通过其有源区域。实际上，制造商利用此功能可以加快时钟运行速度，因此最终您看不到这种功耗降低的情况。

— 史蒂文夫
source

2

3000000000米/ 3000000 Hz = 0.1米，那就是10厘米，对吗？

— Kromster表示支持Monica

3

晶圆价格便宜，每个晶圆100美元。昂贵的是曝光-步进机每小时最多可处理120个晶片，每个晶片最多需要20个曝光。

— BarsMonster 2011年

1

@BarsMonster无法揭露毁坏晶圆吗？抱歉! :)

— 肯尼

1

@kenny在现代晶圆厂中极不可能对晶圆造成物理损坏。微观缺陷-它们始终在这里。

— BarsMonster 2011年

2

@stevenvh：是的，BarsMonster说了什么。如果有一台价值一百万美元的溅射机，并且在其整个生命周期内处理十万个晶圆，那么将其与工厂中的其他机器一起视为“每片晶圆总成本”的一部分就很简单。购买未掩膜的纯硅磁盘所产生的“每片晶圆总成本”的比例几乎微不足道。

— davidcary 2011年

0

CPU不断变小的核心原因仅仅是，在计算中，变小是 更强大：

对于第一近似，计算涉及两个基本动作：将信息从一个地方传输到另一个地方，以及组合信息链以产生新的信息。由于我们习惯于在这里使用电子设备，因此我们将这些操作的硬件称为“电线”和“开关”。对于这两种情况，较小的更好：

电线：由于电线上的传输速度基本上是恒定的，因此，如果要从一个地方（例如，交换机）到另一地方获取信息，则必须缩短电线。（您也许可以达到更快的速度，但是最终您达到了光速限制，这时您被迫缩短时间）。

开关：开关通过来自一条或多条输入导线的信息来工作并进入开关本体，使开关的内部状态发生变化，从而在一条或多条输出线上调制信息。只需花费较少的时间即可安装较小的开关主体。

— 三月
source