BJT和FET晶体管上不必要的下拉电阻？

我通常会在NPN晶体管的基极看到弱下拉电阻。许多电子站点甚至建议这样做，通常将其值指定为基本限流电阻的10倍。

双极晶体管是电流驱动的，因此，如果基极悬空，则无需将其接地。

另外，我通常会在FET上看到栅极限流电阻。

它们是电压驱动的，无需限制向栅极供电的电流。

这两种情况的例子是人们在晶体管（需要基极限制电阻）和FET（需要下拉电阻）之间混淆规则还是将规则或其他东西组合在一起...

还是我在这里想念东西？

当您不仅考虑晶体管的理想性能而且考虑其寄生元件时，其原因也很清楚。

只要不连接基极电阻的驱动元件或处于三态模式，npn型BJT基极的下拉电阻就可将基极保持在“低”状态。如果没有该电阻，则电荷会通过集电极和基极之间的电容（“米勒电容”）进入基极，并保持导通状态。

在MOSFET电路中串联栅极电阻有两个常见原因。一种是电阻器限制驱动电流，并允许对栅极充电电流进行某种控制（将栅极视为需要放电/充电以关闭或导通MOSFET的电容器）。使用精心选择的电阻器，您可以对MOSFET的导通或关断过渡时间进行一些控制。有时，您甚至使用与二极管并联的电阻器和另一个电阻器来具有不同的充电和放电电流，即，有可能以与关闭时间不同的方式影响开启时间。使用基极电阻的第二个原因是，MOSFET周围的走线电感与MOSFET的寄生电容形成了一个谐振LC谐振回路。当您想要的是栅极电压的干净过渡（矩形波形）时，实际上可能会产生很多振铃。振铃可能非常严重，以至于在稳定之前MOSFET会导通和关断几次，并最终服从驱动器的要求。栅极驱动器周围LC谐振电路内部的电阻器能够衰减该谐振，并且驱动器和栅极之间的路径是放置电阻器的最简单点。对于小信号电路，这些电阻可能不是必需的，但是在驱动功率MOSFET时，您绝对需要它们。栅极驱动器周围LC谐振电路内部的电阻器能够衰减该谐振，并且驱动器和栅极之间的路径是放置电阻器的最简单点。对于小信号电路，这些电阻可能不是必需的，但是在驱动功率MOSFET时，您绝对需要它们。栅极驱动器周围LC谐振电路内部的电阻器能够衰减该谐振，并且驱动器和栅极之间的路径是放置电阻器的最简单点。对于小信号电路，这些电阻可能不是必需的，但是在驱动功率MOSFET时，您绝对需要它们。

MOSFET 栅极线中的串联电阻将保护驱动器（微控制器）免受寄生电感引起的振铃影响。

Rg的最佳值 取决于应用。您希望MOSFET尽快切换以最大程度地降低开关损耗，但又不要太快以至于与PCB布局以及与负载的任何布线相关的寄生电感和电容会导致高di / dt电压尖峰或振铃。 Rg的最佳值可控制OK的接通，但会大大降低关断速度，因此解决方法是在Rg两端放置一个二极管，使其阴极朝着栅极驱动电路。这将在关闭期间绕过Rg，从而加快关闭速度。将电阻与二极管串联可以使您独立于开启时间控制关闭时间。 进一步阅读（有关mosfet切换的所有方面）。

对于开关小负载（例如100mA），或当使用真正的MOSFET驱动器芯片时，可能不需要栅极电阻。

（注意：这些链接位于“ mosfet栅极电阻”的第一个G结果页上）

由于栅极电容，有时需要在MOSFET栅极上连接一个串联电阻，以减小开关时的电流峰值。逻辑电路，特别是 微控制器仅允许极低的电容负载。它也可用于降低摆率（开关速度）。
如果将控制I / O配置为输入，则门上的下拉电阻可用于防止门浮动。在这种情况下，电阻的值可以选择得很大（1〜10M$\Omega$）。

BJT上的基极电阻器通常与上拉电阻结合使用，并且这种结合用于设置稳定的静态点。[ 我们的大学老师，英语不太好，显然只看过印刷版单词，并将其发音为“ keskent”。我们花了一段时间才明白他的意思:-) ]

大多数晶体管都有少量的集电极-基极漏电流。如果没有下拉，该电流将被晶体管的增益放大。在不需要泄漏的情况下，可以省略电阻，但是如果要考虑泄漏电流，则增加电阻可以减小泄漏电流。