用于高速差分接口的交流耦合电容器

您能解释一下为什么在高速（1 ... 5 GHz）差分串行接口（如千兆以太网SFP模块的SerDes）上放置交流耦合电容器（通常为0.1uF左右）的原因和原因吗？

根据我的阅读，电容应尽可能靠近接收器引脚放置。任何合法的参考都欢迎。

[CHIP1 RX+]--||-------------[CHIP2 TX+]
[CHIP1 RX-]--||-------------[CHIP2 TX-]
            0.1uF


[CHIP1 TX+]-------------||--[CHIP2 RX+]
[CHIP1 TX-]-------------||--[CHIP2 RX-]
                       0.1uF

先感谢您

更新：

得到了IC制造商的答复，它建议我将保护帽靠近发射器。因此，实际位置似乎取决于特定IC的工作方式。不久前，另一家制造商提出了完全相反的建议。

耦合电容器通常放置在靠近发射源的位置。

和约翰逊博士一起，我们需要弄清楚距离。在大多数FR4类型的板上，信号的传播速度约为c / 2。对于内部层，这相当于每英寸170 ps，而对于外部层，则相当于每英寸160 ps。

使用运行速度为2.5Gb / sec的标准接口，单位间隔为400ps，因此，与发射器的距离应小于200 ps。如果此接口已在IC中实现，则需要记住，键合线是该距离的一部分。下面是对该问题的更深入的研究。

实际上，耦合设备应放置在尽可能靠近发射器设备的位置。该位置自然取决于设备。

现在是电容器。这是一种以这样的速度运行的RLC设备，大多数设备在多千兆位应用中都远远超过了自谐振。这意味着您可能具有比传输线更高的显着阻抗。

作为参考，一些器件尺寸的自感：0402〜0.7nH 0603〜0.9nH 0805〜1.2nH

为了解决高阻抗设备的问题（由于链路训练的性质，PCI Express中的主要问题），我们有时使用所谓的反向几何设备，因为这些部件的自感大大降低。反向几何就是它的含义：0402设备将触点04分开，而0204设备将02用作触点之间的距离。0204部件的典型自感值为0.3nH，从而大大降低了器件的有效阻抗。

现在到这种不连续性：它将产生反射。反射距离越远，在信号转换时间的1/2的距离范围内，对源的影响（和能量损耗，请参见下文）越大；除此之外，差异不大。

在过渡时间的1/2处或更远处，可以使用反射系数方程式（[Z1-Zs] / [Zl + Zs]）计算反射。如果产生的反射更近，从而有效反射低于此反射，则我们将有效降低反射系数并减少能量损失。相对于发射器而言，任何已知的反射距离越近，对系统的影响就越小。这就是为什么在具有高速接口的BGA器件下的穿通孔要尽可能靠近球的原因。这一切都是为了减少反射的影响。

例如，如果我将耦合电容器（用于2.5Gb / sec链路）放置在距电源0.1英寸处，则该距离等于17ps的时间。由于这些信号的跃迁时间通常不超过100皮秒，因此反射系数为17％。注意，此过渡时间等于5GHz信号伪像。如果将设备放置在更远的地方（超出过渡时间/ 2的限制），并使用0402 100nH的典型值，则Z（cap）= 22欧姆，Z（track）约为50欧姆，因此会有反射系数约40％。由于器件焊盘，实际反射会更糟。

首先，为什么要使用交流耦合？在Johnson博士看来，您可能想使用它们的三个常见原因：

• 在将具有不同开关阈值的逻辑系列互连时，更改直流偏置水平。
• 提供一个可移动的接口，该接口可短接至地而不会损坏输出驱动器。
• 当与差分信号和变压器耦合结合使用时，无需在两个产品机箱之间进行任何直流连接即可连接盒。

例如，中间选项是我们使用可移动pcie卡进行此操作的主要原因之一。

现在放在哪里。放置在信号线中的任何交流耦合电容器都将成为一个较低的阻抗点，因此会导致向源的负反射。该反射是否会再次出现然后再干扰其他位，取决于信号的速度以及该反射点与发射器的距离。

再次从约翰逊的另一个例子中，他建议要避免此ISI，应将上限设置为“小于1/2波特间隔”。以10Gbps SERDES链接为例，其比特时间为100ps，他建议这样做的距离小于100mils。然后，他进一步说明了如何减少电容帽的寄生电容及其低阻抗反射点。

以667ps的位时间将这一思路扩展到1.5Gbps，这是大约4或5英寸的时间，而十分之一则使您大约半英寸。对我来说，这似乎很保守，但这可能就是重点。在实践中，我已经将pcie的阻挡帽直接放在连接器上，但是我又将连接帽的反射点集中到了一起。

您的问题确实与传输线理论以及反射如何起作用有关。仔细阅读这些内容，如果可以使用某种工具，或者做一些模拟，或者在不同位置进行盖帽的简单电路板试验，应该可以帮助您确定最适合您的应用的方法。

为什么要在高速信号中添加交流耦合电容器？它们增加了阻抗不连续性，只会损害信号的完整性（？）。

AC耦合用于高速信号传输（USB3 / PCIe / DisplayPort / ...）的原因是，IC制造商可以使用不同的电源来更好地适应其架构。

例如，HDMI具有4个差分对。每个信号都以50欧姆至5V的电阻端接。如果设计带有HDMI的IC，则还必须具有5V电源。这是一个严重的难题，增加了额外的成本和复杂性。

DisplayPort在高速信号上使用AC耦合，因此每个IC制造商都可以使用最适合其需求的电源。

交流耦合有其自身的挑战。除了交流耦合电容器增加的不连续性外，通常还需要某种初始化/平衡（通常是一串0和1），以确保在开始通信之前从线路上去除DC偏移。通信开始后，必须注意通过发送相同数量的0和1来保持线路平衡。（请参阅8b / 10b编码）

1）首先应使用以下公式计算电容器的总阻抗：

ESR和ESL值由制造商提供（或仅使用数据表中的阻抗曲线来找到感兴趣频率下的阻抗）。良好的低ESL陶瓷盖在1 GHz时可能约为0.5欧姆。

2）如果该值远小于线路的特性阻抗，则将其放在线路上的位置无关紧要：在发送器或接收器处。

在RX附近添加电容器时，如果阻抗很小，则该电容器与终端电阻（或RX处的电阻）串联，并且不会实质影响信号完整性（50 Ohm + 0 Ohm = 50 Ohm）。

3）盖的理想位置在TX处，因为反射信号将“累加”到发射信号上。在定位于RX的情况下，反射信号可能会累加到下一个符号（取决于线路的时间延迟），从而形成ISI。

因此，通常，位置要求（在TX或RX位置）取决于所关注的频率以及该频率下的总电容器阻抗。

在这种情况下，Z 不能小于Z0。对于1 GHz，仅感性电抗可能约为6欧姆（假设1 nH ESL，L * 2 * pi * f）。因此，对于如此高的频率（1 GHz及更高​​），电容帽应理想地位于TX附近，而不是RX附近。

但是对于较低的频率，当可以忽略电容器阻抗（相对于Z0）时，可以将电容器放在RX侧（实际上有时这样做），而不会损坏信号完整性。

更新
对于“小” Z，从上方可以清楚地看到。

对于“大” Z，增强的规则是：
-对于源端接，在接收器处放置一个耦合电容器。
-对于负载终止，在变送器上放置一个耦合电容器。
-对于负载源（双）端接，没有关系。

特别是对于源端接的情况，建议在发送器上放置去耦电容器是错误的。Z与Z0串联（已添加）。对反射有直接的负面影响。如果Z在接收器处（假设接近接收器），则不会产生负面影响（Z添加到一些较大的负载电阻上，Z +无穷大=无穷大）。