为什么要使用NPN达林顿晶体管吸收电流？

我注意到，NPN达林顿晶体管通常用于吸收电流。为此目的使用PNP会更有意义吗？这样可以避免同时使通过两个结的负载电流分流。当然，我们可能希望在两个晶体管之间共享电流。但在这种情况下，请注意，第二个晶体管仍在承受全部负载（一半通过CE路径，一半通过BE路径）。

因此，为什么晶体管最常用于吸收电流？而不是开车呢？我从来不明白这一点。

在上面的示例中，将（1）将负载置于晶体管下方似乎更明智；（2）使用PNP达灵顿；甚至更好（3）使用互补的PNP对，如下所示：

编辑：

为了澄清，我要问的问题之一是：为什么我们不能将这个NPN晶体管原样放置在负载上方？或者，就此而言，将PNP达灵顿放在负载下方？而且，当一对互补的配对看起来更干净时，为什么达林顿夫妇甚至存在？

具有NPN达林顿的下沉负载开关使控制信号成为GND参考信号。如果使用高端电源开关，则最典型的情况是控制信号需要向下转换到GND参考信号域。

如今，MCU控制此类设备上的GPIO引脚的几乎所有都是GND参考信号。因此，显而易见的是，为什么许多负载开关使用带有GND参考输入的同步类型组件。

关于使用NPN而不是PNP，迈克尔·卡拉斯（Michael Karas）的回答是正确的：您需要接地参考控制信号，因为N型晶体管通常具有比P型等效晶体管更好的特性。

关于您的问题的其他部分：达林顿在两个50-50晶体管之间不共享电流。输入信号到达基极的电流可能会通过它的电流的1％（假设Beta值为100；大多数集成电路NPN的Beta值要高得多（〜250），因此百分比甚至更低）。因此，另一个晶体管承载着99％+的驱动电流。

这是好事，不是坏事。集成的达林顿对以物理布局进行配置，具有明显的尺寸差异，因此主驱动晶体管的结面积比第一个大得多，从而可实现较低的CE导通电阻，从而降低驱动电流并提供更高的最大电流处理能力。无需将多个晶体管并联配对，即使在集成电路上，也可能由于器件差异而导致不均匀的电流分配。

最后，NPN Darlingtons可以很容易地作为单个元晶体管有效地构建在集成电路上；它们共享相同的集电极区域，但具有不同的嵌入式基极/发射极区域（具有我之前提到的大小差异）。将较小的发射器连接到较大的发射器非常简单。我非常确定这是在集成式多达灵顿阵列（例如ULN2k系列）上完成的（我不再拥有访问的详细信息，但是当我在本文中进行研究时确实看到了这种方式）。

在达林顿配置中，较大晶体管的基极电流有助于驱动负载并具有自调节功能。如果一个人需要驱动一个10A的负载，并且想避免假定beta大于40，那么一个人将需要能够以250mA的电流驱动大型晶体管的基极。为了获得250mA的电流，需要以7mA的电流驱动小晶体管的基极。使用达林顿配置，如果负载汲取10A电流，则9.75A电流将流经大晶体管的集电极，而250mA电流将流经小晶体管进入大晶体管的基极。驱动到小晶体管基极的7mA电流将被“浪费”。如果负载降至10mA，则小晶体管的基极仍会消耗7mA的电流，它会流经大晶体管的基极，

在大多数其他配置中，安排大型晶体管在需要时可在其基极上提供250mA的电流，这意味着即使不需要时，仍可将250mA电流馈入大型晶体管的基极。在已知负载需要10A的情况下，这不是问题，但在负载可能需要10uA至10A的任何情况下，在负载需要10mA时浪费250mA可能是不希望的。

您应该能够从您自己的图表中看出，下部电路需要接入电源轨，而纯低压侧开关可以预先包装，而无需该连接。